电容式距离传感器的制作方法

本发明属于传感器设计领域，具体涉及到一种电容式距离传感器。

背景技术：

随着物联网的迅猛发展，传感器的应用也越来越广泛，种类也越来越多。目前检测导体表面距离深度的传感器原理基本上都是通过检测耦合电容的电容值，由耦合电容的大小和距离成反比间接得到导体表面距离的深度。当待测导体表面和电容测量极板形成耦合电容，通过电路就可以测量出耦合电容的大小，然后由公式d＝ζ*s/c，可得到待测物体表面和电容测量极板之间的距离。其中d为耦合电容两极板的距离，c为耦合电容的电容值，ζ为两极板间的介电常数，s为极板面积。

但是检测耦合电容的大小的方法却不尽相同，主要有以下几种：(1)通过对待测电容施加激励信号，不同的电容值对应不同的输出电压，通过测量不同的输出电压来换算对应的电容值；(2)电容通过电阻放电，检测放电到额定电压的时间来换算电容值；(3)待测电容和额定电容进行电荷中和，通过测量中和后的电平来换算电容值；(4)待测电容和额定电容进行电荷中和，通过测量到达额定电压的时间换算电容值。目前这些方法受寄生效应影响，特别是当待测电容和寄生电容处于同一量级的时候，误差往往较大；同时当测量较小电容时，器件噪声以及电源抖动对测量带来较大的误差。

技术实现要素：

为了解决现有技术存在的问题，本发明提供的电容式距离传感器，包括：待测电容测量极板、参考电容cref、开关s3、开关s4、待测电容充/放电电路、参考电容充/放电电路、全差分采样/保持电路和源跟随器。

进一步地，所述待测电容测量极板和被测导电体表面形成待测电容cf；所述待测电容测量极板通过开关s3与所述待测电容充/放电电路连接，同时与所述源跟随器连接。所述待测电容测量极板为导电极板，由一层金属组成，基板面积大小和整个待测导体表面纹理分布有关。

进一步地，所述参考电容cref的一端通过开关s4与所述参考电容充/放电电路连接，同时与所述源跟随器连接，另一端与系统地vss连接。所述参考电容cref的电容选取和待测电容cf大小相当。

进一步地，所述全差分采样/保持电路的输入端连接源跟随器的电压输出端。

进一步地，所述源跟随器的两输入端分别与待测电容cf和参考电容cref连接。

进一步地，所述待测电容充/放电电路，包括开关s1、基准电压vrefp和电流源is1。所述开关s1的一端连接基准电压vrefp，另一端通过电流源is1接系统地vss，同时通过开关s3和所述待测电容cf相连。

进一步地，所述参考电容充/放电电路，包括开关s2、基准电压vrefn和电流源is2。所述开关s2的一端连接基准电压vrefn，另一端通过电流源is2接系统地vss，同时通过开关s4和所述参考电容cref相连。所述参考电容充/放电电路和待测电容充/放电电路对称；所述电流源is1和电流源is2相匹配。

进一步地，所述全差分采样/保持电路包括，全差分运算放大器、两个采样电容c1、两个保持电容c2、开关sa、开关sb和共模电平vcm。所述两个保持电容c2分别跨接在所述全差分运算放大器两端，为运放建立负反馈。所述全差分运算放大器的正输入端和负输入端分别通过开关sa和开关sb接共模电平vcm。所述全差分采样/保持电路以全差分运算放大器为中心，相互对称；其中两个采样电容c1相匹配、两个保持电容c2相匹配。

进一步地，所述源跟随器，包括绝缘栅场效应晶体管一、绝缘栅场效应晶体管二、绝缘栅场效应晶体管三、绝缘栅场效应晶体管四、直流源is3、直流源is4、系统电源vdd和两个电压输出节点na、nb。所述源跟随器的两个电压输出节点na、nb各通过直流源is3和is4共同连接系统地vss。所述源跟随器的两个电压输出节点na、nb通过采样开关sha和shb分别连接所述全差分采样/保持电路的两个采样电容c1。所述绝缘栅场效应晶体管一、绝缘栅场效应晶体管二分别与缘栅场效应晶体管三、绝缘栅场效应晶体管四相匹配，直流源is3和直流源is4相匹配。

本发明提供的电容式距离传感器，可用于对导体表面纹理深度检测，不仅可以减弱寄生效应，对寄生电容不敏感，同时还可以提高对器件噪声和电源抖动的抑制，大大提高了测量精度。

附图说明

图1本发明实施例的电路原理图；

图2本发明实施例的充放电控制时序图。

具体实施方式

下面结合附图来说明本发明的优选实施例，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，本发明提供的电容式距离传感器，具体包括：待测电容测量极板500、参考电容cref、开关s3、开关s4、待测电容充/放电电路100、参考电容充/放电电路200、全差分采样/保持电路300和源跟随器400。

所述待测电容测量极板500和被测导电体表面形成待测电容cf。所述待测电容测量极板500通过开关s3与所述待测电容充/放电电路100连接，同时与所述源跟随器400连接。所述待测电容测量极板500为导电极板，由一层金属组成，极板面积大小和整个待测导体表面纹理分布有关。当被测导电体表面与待测电容测量极板上表面接近，在待测电容测量极板500和被测导电体表面之间形成待测电容cf。

所述参考电容cref的一端通过开关s4与所述参考电容充/放电电路200连接，同时与所述源跟随器400连接，另一端与系统地vss连接。

所述全差分采样/保持电路300的输入端连接源跟随器400的电压输出端。

所述源跟随器400的两输入端分别与待测电容cf和参考电容cref连接。

所述待测电容充/放电电路100，包括开关s1、基准电压vrefp和电流源is1。所述开关s1的一端连接基准电压vrefp，另一端通过电流源is1接系统地vss，同时通过开关s3连接所述待测电容cf。

所述参考电容cref的电容选取和待测电容cf大小相关。具体地，一般选取cref大小和cf大小相当。当待测电容cf大于100ff，cref可以使用mos(金属-氧化物-硅)电容形成，如果待测电容cf接近几十ff或几ff，cref使用两层金属形成。

所述参考电容充/放电电路200，包括开关s2，基准电压vrefn和电流源is2。所述开关s2的一端连接基准电压vrefn，另一端通过电流源is2接系统地vss，同时通过开关s4和所述参考电容cref相连。

所述参考电容充/放电电路200和待测电容充/放电电路100对称，其中电流源is1和is2相匹配。但所述基准电压vrefn和vrefp可以相同，也可以不同。vrefn和vrefp的选取原则是，使待测电容cf和参考电容cref相连接的源跟随器400能正常工作。

所述全差分采样/保持电路300包括,全差分运算放大器、两个采样电容c1、两个保持电容c2、开关sa、开关sb和共模电平vcm。所述全差分采样/保持电路300的两个采样电容c1分别通过采样开关sha和shb连接源跟随器400的两个电压输出节点na、nb，即sha和shb为连接全差分采样/保持电路300和源跟随器400的开关。na、nb节点输出电压为va和vb。所述全差分采样/保持电路300以全差分运算放大器为中心，相互对称。其中两个采样电容c1相匹配、保持电容c2相匹配。

附图1中的opa为本实施例的全差分运算放大器。所述全差分运算放大器，包含正输入端、负输入端、正输出端和负输出端，其中全差分运算放大器的正输出端和负输出端分别连接全差分采样/保持电路的负输出端电压voutn和正输出端voutp。所述全差分运算放大器的正输入端和负输入端分别通过开关sa和sb接共模电平vcm。共模电平vcm的电平的大小保证全差分运算放大器处于正确的直流工作点，保证运放正常工作。

所述两个保持电容c2分别跨接在全差分运算放大器两端，为运放建立负反馈。具体地，全差分运算放大器的正输入端和负输出端接一保持电容c2的两端，负输入端和正输出端接另一保持电容c2的两端。

所述源跟随器400，包括绝缘栅场效应晶体管一401、绝缘栅场效应晶体管二402、绝缘栅场效应晶体管三403、绝缘栅场效应晶体管四404、直流源is3、直流源is4、系统电源vdd和两个电压输出节点na、nb。

所述源跟随器400，由2组电路对称组成，一组电路由绝缘栅场效应晶体管一401、绝缘栅场效应晶体管二402、系统电源vdd构成，另一组电路由绝缘栅场效应晶体管三403、绝缘栅场效应晶体管四404、系统电源vdd构成，2组电路各通过直流源is3和直流源is4共同连接系统地vss。绝缘栅场效应晶体管一401、绝缘栅场效应晶体管二402分别与缘栅场效应晶体管三403、绝缘栅场效应晶体管四404相匹配，直流源is3和直流源is4相匹配。

本发明提供的电容式距离传感器充放电控制时序图，如附图2所示。其中，row为使能控制信号，用于控制源跟随器400导通；△t为时钟的非交叠时间。cf为待测电容、cp为等效寄生电容、c1为全差分采样/保持电路的采样电容、c2为全差分采样/保持电路的保持电容、vrefp为待测电容充/放电电路的基准电压、vrefn为参考电容充/放电电路的基准电压、vgs为源跟随器输入端的绝缘栅场效应晶体管一和绝缘栅场效应晶体管三的栅极电源、vnoise为噪声电压、is1、is2分别为待测电容充/放电电路和参考电容充/放电电路的电流源、t为放电时长。

此外，vcm为全差分采样/保持电路的共模电平；vcm’为运放处于负反馈时，运放正、负输入端电压；va、vb为充电后源跟随器的电压输出节点na、nb的电压，va’、vb’为放电后源跟随器的电压输出节点na、nb的电压；q1’、q2’为放电后待测电容测量极板和参考电容cref极板上的电荷量；qp、qn为充电后运放正、负输入端相连接的采样电容c1极板处的电荷量；qp’、qn’为运放处于负反馈时，运放正、负输入端和c1极板相连接处的电荷量；voutp、voutn分别是全差分采样/保持电路的正、负输出端电压。

本发明提供的电容式距离传感器，其电路控制过程为：

步骤1，开关s1、s2、s3、s4导通，将待测电容cf和参考电容cref，分别充电至基准电压vrefp和vrefn。得到源跟随器的电压输出节点na、nb的电压为va、vb。

va＝vrefp-vgs+vnoise(1)

vb＝vrefn-vgs+vnoise(2)

步骤2，开关sha、shb、sa、sb导通，qp、qn分别是和运放正、负输入端相连接的采样电容c1极板处的电荷量。

qp＝(vcm-va)c1(3)

qn＝(vcm-vb)c1(4)

分别将式(1)和式(2)带入式(3)、式(4)得：

qp＝(vcm-vrefp+vgs-vnoise)c1(5)

qn＝(vcm-vrefn+vgs-vnoise)c1(6)

步骤3，断开s1、s2、sa、sb，至s3和s4关闭，假设其时间为t，则电流源is1和is2分别对待测电容cf和参考电容cref放电。

待测电容测量极板上的电荷量为q1’＝(cf+cp)*vrefp-is1*t(7)

参考电容cref极板上的电荷量为q2’＝(cref+cp)*vrefn-is2*t(8)

放电后，源跟随器的电压输出节点na、nb的电压为va’、vb’。

则va’＝q1’/(cf+cp)-vgs+vnoise，将式(7)带入得：

va’＝vrefp-is1*t/(cf+cp)-vgs+vnoise(9)

vb’＝q2’/(cref+cp)-vgs+vnoise，将式(8)带入得：

vb’＝vrefn-is1*t/(cref+cp)-vgs+vnoise(10)

步骤4，s3、s4、sa、sb断开，此时运放处于负反馈状态，运放正、负输入端电压相等,设为vcm’。voutp、voutn分别是全差分采样/保持电路的正、负输出端电压，分别对应全差分运算放大器负、正输出端电压，运放正、负输入端和c1极板相连接处电荷量分别是qp’、qn’。

qp’＝(vcm’-va’)*c1+(vcm’-voutp)c2(11)

qn’＝(vcm’-vb’)*c1+(vcm’-voutn)c2(12)

运放正、负输入端和c1极板相连接处在开关sa、sb断开前、后电荷守恒,即：

qp＝qp’，qn＝qn’(13)

将式(5)、(6)、(11)、(12)带入上式(13)得到：

voutp-voutn＝c1/c2*[(va-vb)-(va’-vb’)](14)

最后，将式(1)、(2)、(9)、(10)带入上式(14)得到：

voutp-voutn＝c1/c2*[is1*t(1/(cf+cp)-1/(cref+cp))](15)

从公式(15)可以看出，由于含有1/(cf+cp)-1/(cref+cp)因子，使得可测量的cf可以远小于cp，大大降低了寄生效应的影响。

同时还可以看出voutp-voutn与1/cf正相关，而纹理深度d与1/cf也是正相关，所以voutp-voutn与d正相关。因此可以通过测量全差分采样/保持电路输出的差分电压voutp-voutn，间接得到纹理深度d的大小。

由于全差分相减，(15)式不含vnoise，消去了噪声等非理想因素的干扰，大大提高了测量精度。同时我们还可以设置c1/c2的比值，适当增大其比值，使voutp-voutn增大，这样就可以测出更细微的纹理深度变化，进一步提高传感器的精度。

本发明实施例的详细描述和附图只是用于说明本发明，而不是限制由权利要求和其等价物定义的本发明的范围。