一种测试标校设备标校源的制作方法

本发明涉及一种测试标校设备标校源。

背景技术：

测试标校设备能够模拟发射雷达和干扰信号等信号，进而对目标对象进行远场整机标校，根据标校结果进行相应处理，在通信领域有着良好的应用前景，起到了越来越重要的作用；

目前对测试标校设备的研究和改良也在不断进行中，如申请号为“201210022968.5”的专利，其针对载相控阵雷达模拟器噪声建模算法复杂，计算量大，噪声宽带窄，且非相参系统设计不能满足现代全相控阵雷达校准要求，雷达陆上深层次性能测试受限的问题，提供了“一种舰载全相参相控阵雷达标校器”，不仅能够模拟固定距离静目标，还可以模拟运动目标；还可以逼真模拟目标与宽带噪声功率叠加合成的雷达回波信号，能够检验舰载相控阵雷达噪声干扰下目标检测能力。

而测试标校设备标校源是整个测试标校设备的核心，其主要在上位机的控制下，实现中频信号产生和射频信号处理工作，作为测试标校的基础，其稳定性和准确性将直接影响整个测试标校设备的正常、准确工作；但目前测试设备标校源均需要依赖于外部的PC电脑或其它智能设备进行工作，无法独立地进行标校源的时序、控制指令等控制，在某些情况下使用并不方便；并且现有的测试标校设备标校源也无法实现射频信号处理过程的监控。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种测试标校设备标校源，能够独立地进行标校源的控制，不依赖外部设备完成标校源的工作，且工作过程中能够对标校源的射频信号处理过程进行监控。

本发明的目的是通过以下技术方案来实现的：一种测试标校设备标校源，包括CPU系统模块、中频模块和射频模块，所述的CPU系统模块与中频模块连接，中频模块与射频模块连接；

所述CPU系统模块中运行有操作系统，具有上位机的控制功能，用于对整个标校源的工作进行上位控制；

所述的中频模块用于实现中频信号的产生和调制，将得到的中频信号输出给射频模块；并转发来自CPU系统模块的控制指令给射频模块；

所述的射频模块，用于对接收到的中频信号进行增益调节和变频处理后进行发送，并监控射频模块的工作状态上传给CPU系统模块。

所述的CPU系统模块通过千兆以太网或PCI/E总线与中频模块连接。

所述的一种测试标校设备标校源，还包括显示系统模块，所述的显示系统模块包括键盘和LCD液晶屏；所述键盘和LCD液晶屏分别与CPU系统模块连接。

所述的一种测试标校设备标校源，还包括北斗定位模块；所述的北斗定位模块与中频模块连接。

所述的一种测试标校设备标校源，还包括用于为整个标校源供电的电源模块。

所述的中频模块包括：信号处理单元和高速采样单元；信号处理单元的输出端与高速采样单元连接；高速采样单元的输出端与射频模块连接；

所述的信号处理单元用于接收CPU系统模块的控制指令并产生所需信号，同时将产生的信号传输给高速采样单元；高速采样单元用于将产生的所需信号进行采样处理后得到中频信号，并传输给射频模块。

所述的射频模块包括频综单元、上变频单元、开关滤波单元、监控通信单元；频综单元和高速采样单元的输出端均与上变频单元连接，上变频单元的输出端与开关滤波单元连接；开关滤波单元输出射频信号；所述监控通信单元分别与频综单元、上变频单元和开关滤波单元连接，所述监控通信单元还与CPU系统模块通过CPI通信连接。

所述的频综单元包括OCXO时钟、锁相环电路、功分器、第一本振信号电路、第二本振信号电路和扫频本振电路，OCXO时钟的输出端通过锁相环电路与功分器连接，功分器的输出端分别与第一本振信号电路、第二本振信号电路和扫频本振电路连接；

所述第一本振信号电路包括第一压控振荡器、第一功放和第一滤波器；第一压控振荡器的输入端与功分器连接，第一压控振荡器的输出端通过第一功放与第一滤波器连接，由第一滤波器输出第一本振信号；

所述第二本振信号电路包括第二压控振荡器、第二功放和第二滤波器；第二压控振荡器的输入端与功分器连接，第二压控振荡器的输出端通过第二功放与第二滤波器连接，由第二滤波器输出第二本振信号；

所述的扫频本振电路包括第三压控振荡器、第三功放和第三滤波器；第三压控振荡器的输入端与功分器连接，第三压控振荡器的输出端通过第三功放与第三滤波器连接，由第三滤波器输出扫频本振信号。

所述的上变频单元包括三级混频电路。

所述的监控通信单元通过监控接口与频综单元、上变频单元和开关滤波单元连接，并通过中频模块与CPU系统模块建立SPI通信；用于实现对整个射频模块的工作参数配置，以及对整个射频模块的工作状态进行监控和上传。

本发明的有益效果是：能够独立地进行标校源的控制，不依赖外部设备完成标校源的工作，且工作过程中能够对标校源的射频信号处理过程进行监控。

附图说明

图1为本发明的原理框图；

图2为高速采样子单元一个实施例的示意图；

图3为射频模块的结构示意图；

图4为射频模块的工作原理图；

图5为上变频单元的频率转换关系示意图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，一种测试标校设备标校源，包括CPU系统模块、中频模块和射频模块，所述的CPU系统模块与中频模块连接，中频模块与射频模块连接；

所述CPU系统模块中运行有操作系统，具有上位机的控制功能，用于对整个标校源的工作进行上位控制；

所述的中频模块用于实现中频信号的产生和调制，将得到的中频信号输出给射频模块；并转发来自CPU系统模块的控制指令给射频模块；

所述的射频模块，用于对接收到的中频信号进行增益调节和变频处理后进行发送，并监控射频模块的工作状态上传给CPU系统模块。

在本申请的一个实施例中，CPU系统模块通过千兆以太网与中频模块连接，在本申请的另一个实施例中CPU系统模块通过PCI/E总线与中频模块连接。

CPU系统模块采用CPCI-601，CPCI-601能够实现计算机通用功能，具备上位控制能力，上位控制软件直接在该模块上运行，无需在附带电脑操作。

所述的一种测试标校设备标校源，还包括显示系统模块，所述的显示系统模块包括键盘和LCD液晶屏；所述键盘和LCD液晶屏分别与CPU系统模块连接。

所述的一种测试标校设备标校源，还包括北斗定位模块；所述的北斗定位模块与中频模块连接。

所述的一种测试标校设备标校源，还包括用于为整个标校源供电的电源模块。

在本申请一个实施例中，所述的电源模块包括电源转换子模块和电池子模块；

电源转换子模块中包括DC/DC单元、LDO单元、EMI滤波单元和过流过压保护电路；首先由电源适配器将从燃油发电机或市电获得的电压进行处理后得到24V的DC电压；电源适配器的输出的电压通过DC/DC单元进行降压转换，其中DC/DC模块包括两个DC/DC降压转换模块，一个将24V的DC电压转换为12V，另一个将24V的DC电压转换为5V；转换后的电压依次通过LDO单元、EMI滤波单元与过流过压保护电路连接；由过流过压保护电路输出转换的电压，供不同的模块工作。

电池子模块用于提供设备异常断电的续航支持。

所述的中频模块包括信号处理单元和高速采样单元；信号处理单元的输出端与高速采样单元连接；高速采样单元的输出端与射频模块连接；

所述的信号处理单元用于接收CPU系统模块的控制指令并产生所需信号，同时将产生的信号传输给高速采样单元；高速采样单元用于将产生的所需信号进行采样处理后得到中频信号，并传输给射频模块。

在本申请的一个实施例中，信号处理单元采用6U VPX信号处理母板完成，包括FPGA芯片和各种扩展接口（IPMB、SRIO、PCIe、TP、UTP和LVDS等），还设置有两个FMC_HPC接口；所述FPGA芯片接收CPU系统模块的控制指令，并产生所需信号，产生的信号通过FMC_HPC传输给高速采样单元。

高速采样单元包括DA采样电路和时钟电路，DA采样电路用于根据时钟电路产生的时钟信号，将FPGA芯片产生的所需信号进行DA转换，得到中频信号，并将中频信号传输给射频模块；

如图2所示，高速采样单元采用FMC_DAC子板，通过FMC_HPC接口接收来自6U VPX信号处理母板上的信号；FMC_DAC子板包含2个2.5GHz采样的DA，用于输出300MHz IF模拟信号给射频模块，板载DPLL为AD/DA提供采样时钟；具体地2通道DAC模块采用AD9739进行实现，ADF4350用于产生2.4GHz的时钟，作为DACCLK提供给两路AD9739。AD9739内部的时钟模块将DACCLK+/-的时钟进行2分频，通过DATACLK_OUT+/-输出，该时钟输入到FPGA芯片内部通过DCM分频作为波形逻辑的时钟。FMC_HPC接口为插接口，FMC_DAC子板通过FMC_HPC接口插接于6U VPX信号处理母板上；FMC_DAC子板和6U VPX信号处理母板的通信方式为LVDS通信。

如图3所示，所述的射频模块包括频综单元、上变频单元、开关滤波单元、监控通信单元；频综单元和高速采样单元的输出端均与上变频单元连接，上变频单元的输出端与开关滤波单元连接；开关滤波单元输出射频信号；所述监控通信单元分别与频综单元、上变频单元和开关滤波单元连接，所述监控通信单元还与CPU系统模块通过CPI通信连接。

所述的频综单元包括OCXO时钟、锁相环电路、功分器、第一本振信号电路、第二本振信号电路和扫频本振电路，OCXO时钟的输出端通过锁相环电路与功分器连接，功分器的输出端分别与第一本振信号电路、第二本振信号电路和扫频本振电路连接；

所述第一本振信号电路包括第一压控振荡器、第一功放和第一滤波器；第一压控振荡器的输入端与功分器连接，第一压控振荡器的输出端通过第一功放与第一滤波器连接，由第一滤波器输出第一本振信号；

所述第二本振信号电路包括第二压控振荡器、第二功放和第二滤波器；第二压控振荡器的输入端与功分器连接，第二压控振荡器的输出端通过第二功放与第二滤波器连接，由第二滤波器输出第二本振信号；

所述的扫频本振电路包括第三压控振荡器、第三功放和第三滤波器；第三压控振荡器的输入端与功分器连接，第三压控振荡器的输出端通过第三功放与第三滤波器连接，由第三滤波器输出扫频本振信号。

所述的上变频单元包括三级混频电路。

所述的监控通信单元通过监控接口与频综单元、上变频单元和开关滤波单元连接，并通过中频模块与CPU系统模块建立SPI通信；用于实现对整个射频模块的工作参数配置，以及对整个射频模块的工作状态进行监控和上传，射频模块的板卡和中频模块同时插接于用于模块间通信的背板上，实现信号和SPI命令的传输。

CPU系统模块通过以太网、中频模块、背板与射频模块建立SPI通信，向射频模块的监控通信单元下达工作指令，监控通信单元自动解析工作指令，完成工作参数计算，并实时控制频综、上变频、开关滤波等单元各部分电路的工作参数，达到各功能电路协同工作的状态，监测模块工作状态和参数，通过SPI接口上传到CPU系统模块。

在所述的射频模块中，还包括电源单元，用于将来自电源模块的电压经过变换处理（DC/DC变换处理和LDO变换处理）后为射频模块供电。

如图4所示，在一个实施例中，频综单元采用高稳的10MHz OCXO时钟（频率温度稳定性达到1×10-10），该时钟信号通过锁相技术实现对100MHz OCXO时钟信号的相参和跟踪锁定，100MHz参考时钟经功分、放大、滤波等处理后输出，用于调谐鉴相产生各路本振信号，同时输出到模块面板作为内部参考时钟。各本振电路经数字锁相技术实现2.1GHz或2.7GHz、4.2GHz或5.4GHz和8.005GHz～18.925GHz（1MHz调谐步进）本振信号输出，提供各级变频本振驱动；具体地，频综单元通过第一本振信号电路产生2.1GHz或2.7GHz第一本振信号，频综单元通过第二本振信号电路产生4.2GHz或5.4GHz的第二本振信号，频综单元通过扫频本振电路生成8.005GHz～18.925GHz的扫频本振信号。

来自中频模块的175MHz～425MHz基带信号与来自于频综单元的2.1GHz或2.7GHz第一本振信号进行混频产生2.4GHz±125MHz的第一中频信号，该中频信号经滤波、放大后经过SPDT分为两路，其中一路与4.2GHz或5.4GHz的第二本振信号混频产生6.6GHz±125MHz或7.75GHz±125MHz的第二和第三中频信号，三路中频信号经SP3T开关后，再与8.005GHz～18.925GHz的扫频本振进行混频，产生380MHz～18GHz的射频信号，经开关滤波单元（滤除本振泄漏、谐波及杂波等干扰信号）后，再经放大和程控衰减调节输出功率后输出。

在上变频过程中，实现175MHz～425MHz信号到380MHz～18GHz信号频率的变换（频率步进1MHz）和-90dBm～5dBm输出信号电平调节（最小调节步进设计值：±0.25dB），上变频单元采用通用的三级变频实现，频率转换关系如图5所示；此外上变频单元在电路组成上除包含三级混频电路外还包含多级的滤波、放大和衰减电路，以实现对输出信号纯度和电平的有效控制。为确保输出信号的线性指标，三级混频信号电平都控制在-18dBm以下，三阶互调产物小于-68dBc，理论值达到-74dBc。