本发明是有关于一种内建自我测试(built-in self test，BIST)电路，且特别是有关于一种频率抖动的内建自我测试电路。
背景技术：
频率产生电路，例如锁相回路(phase lock loop，PLL)或是延迟线回路(delay line loop，DLL)是用以产生低抖动的频率信号。这样的频率产生电路可以应用于很多种产品中，例如为序列(serial)传输的传送端与接收端等。然而，一般在检验具有频率产生电路的产品时，所使用的检测仪器仅能检测频率的频率，并无法检测频率的抖动。因此，若能在频率产生电路旁边设置一个内建自我测试电路来检测频率的抖动，将对产品的检测会有很大的帮助。
技术实现要素：
本发明提出一种频率抖动的内建自我测试电路，适用于频率信号，其具有周期。此内建自我测试电路包括频率接收电路、计时电路与抖动判断电路。频率接收电路接收频率信号并执行操作(a)：根据频率信号产生开始信号与停止信号，其中停止信号落后开始信号一或多个周期。计时电路接收开始信号与停止信号，并执行操作(b)：检测开始信号与停止信号之间相差的第一时间。频率接收电路与计时电路分别执行操作(a)与操作(b)多次以产生多个第二时间，这些第二时间包含上述的第一时间。抖动判断电路根据第二时间计算出基准值，并根据基准值计算出抖动临界值。抖动判断电路取得第二时间中的至少一个极端值，并根据极端值计算出抖动量。抖动判断电路判断抖动量是否小于抖动临界值，若抖动量是否小于抖动临界值，抖动判断电路输出通过信号。
在一些实施例中，上述的基准值为第二时间的平均，并且抖动判断电路将基准值乘上预设数值以得到抖动临界值。
在一些实施例中，上述的至少一极端值包括第二时间中的最大值与最小值。抖动判断电路将最大值减去最小值以得到抖动量。
在一些实施例中，上述的抖动判断电路计算最大值与最小值的平均以得到基准值，并且将基准值乘上预设数值以得到抖动临界值。
在一些实施例中，上述的预设数值是可程序化，预设数值为0.25、0.125、0.0625与0.03125的其中之一。
在一些实施例中，抖动判断电路包括第一暂存器，用以存储最大值；第二暂存器，用以存储最小值；以及计算电路。
在一些实施例中，上述的频率接收电路包括第一至第三正反器。第一正反器的输入端耦接至高准位电压，触发端耦接至频率信号。第二正反器的输入端耦接至第一正反器的正相输出端，触发端耦接至频率信号，正相输出端输出开始信号。第三正反器的输入端耦接至第二正反器的正相输出端，触发端耦接至频率信号，正相输出端输出停止信号。
在一些实施例中，上述的计时电路包括第一至第二振荡器。第一振荡器接收开始信号并由开始信号所驱动。第二振荡器接收停止信号并由停止信号所驱动，其中第二振荡器的振荡频率大于第一振荡器的振荡频率。
在一些实施例中，上述的计时电路还包括以下元件。第四正反器的输入端耦接至第一振荡器的输出端，触发端耦接至第二振荡器的输出端。第五正反器的输入端耦接至第四正反器的正相输出端，触发端耦接至第二振荡器的输出端。与非门的第一输入端耦接至第四正反器的反相输出端，第二输入端耦接至第五正反器的正相输出端。计时器的计时端耦接至固定电压，触发端耦接至第二振荡器的输出端，重置端耦接至与非门的输出端。
在一些实施例中，上述的第一正反器、第二正反器与第三正反器的重置端都耦接至与非门的输出端。
本发明实施例提出的内建自我测试电路可用来检测频率信号的抖动是否符合标准。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据一实施例示出内建自我测试电路100的方块图。
图2与图3是根据一实施例示出图1中各信号的时序图。
【符号说明】
100：内建自我测试电路
110：频率接收电路
111～113、124、125：正反器
120：计时电路
121、122：振荡器
126：与非门
127：计时器
130：抖动判断电路
131、132：暂存器
133：计算电路
CLK：频率信号
START：开始信号
STOP：停止信号
D：输入端
Q：正相输出端
反向输出端
RST：重置端
OscA、OscB：振荡信号
A、B：信号
RSTN：重置信号
UP：计时端
T1：第一时间
T2、T3：时间
T4～T6：时间点
具体实施方式
关于本文中所使用的『第一』、『第二』、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。另外，关于本文中所使用的「耦接」，可指二个元件直接地或间接地作电性连接。也就是说，当以下描述「第一对象耦接至第二对象」时，第一对象与第二对象之间还可设置其他的物件。
图1是根据一实施例示出内建自我测试(built-in self test，BIST)电路100的方块图，内建自我测试电路100是用以检测频率信号CLK中的抖动是否符合一个标准，例如判断频率信号CLK的抖动量是否小于3％等。频率信号CLK是来自任何适当的频率产生电路，例如为锁相回路、延迟线回路、振荡器等，但本发明并不限制频率信号CLK的来源。内建自我测试电路100包括了频率接收电路110、计时电路120与抖动判断电路130。
频率接收电路110用以接收频率信号CLK并执行操作(a)：根据频率信号CLK产生开始信号START与停止信号STOP。停止信号STOP落后开始信号START一个周期，此周期所指的是频率信号CLK的周期。值得注意的是，由于抖动的缘故，频率信号CLK的周期可能会随时间改变，但这并不影响频率接收电路110的运作。具体来说，频率接收电路110包括第一正反器111、第二正反器112与第三正反器113。第一正反器111的输入端D耦接至高准位电压(即逻辑“1”)，触发端(亦称为频率端)耦接至频率信号CLK。第二正反器112的输入端D耦接至第一正反器111的正相输出端Q，触发端耦接至频率信号CLK，而正相输出端Q输出开始信号START。第三正反器113的输入端D耦接至第二正反器112的正相输出端Q，触发端耦接至频率信号CLK，而正相输出端Q输出停止信号STOP。请同时参照图1与图2，频率信号CLK形成第一个上升边缘时，第一正反器111的正相输出端Q输出高准位，而第二正反器112与第三正反器113的正相输出端Q输出低准位。频率信号CLK形成第二个上升边缘时，第一正反器111的正相输出端Q依然输出高准位，但第二正反器112的正相输出端Q由低准位转换为高准位(形成一个上升边缘)，第三正反器113的正相输出端Q输出低准位。频率信号CLK形成第三个上升边缘时，第一正反器111的正相输出端Q依然输出高准位，第二正反器112的正相输出端Q输出高准位，此时第三正反器113的正相输出端Q由低准位转换为高准位(形成一个上升边缘)。借此，停止信号STOP的上升边缘会落后开始信号START的上升边缘一个周期。
计时电路120会接收开始信号START与停止信号STOP，并执行操作(b)：检测开始信号START与停止信号STOP之间相差的第一时间T1。也就是说，计时电路120是用以计算一个周期的时间长度。在此实施例中，计时电路120中包括了光标为基础的时间数字转换器(Vernier-based time to digital converter)。具体来说，计时电路120包括了第一振荡器121、第二振荡器122、第四正反器124、第五正反器125、与非门126与计时器127。第一振荡器121与第二振荡器122例如为环型(ring)振荡器，但在其他实施例中也可以使用电感电容(LC)振荡器或其他合适的振荡器，本发明并不在此限。第一振荡器121接收开始信号START并由开始信号START的上升边缘所驱动以输出振荡信号OscA。第二振荡器122接收停止信号STOP并由停止信号STOP的上升边缘所驱动以输出振荡信号OscB。其中第二振荡器122的振荡频率大于第一振荡器121的振荡频率，例如第二振荡器122的振荡频率多了1％～8％，但本发明并不在此限。第四正反器124的输入端D耦接至第一振荡器121的输出端以接收振荡信号OscA，触发端耦接至第二振荡器122的输出端以接收振荡信号OscB，正相输出端Q则输出信号B。第五正反器125的输入端D耦接至第四正反器124的正相输出端Q，触发端耦接至第二振荡器122的输出端以接收振荡信号OscB，正相输出端Q则输出信号A。与非门126的第一输入端耦接至第四正反器124的反相输出端第二输入端耦接至第五正反器125的正相输出端Q以接收信号A，并且与非门126输出重置信号RSTN。计时器127的计时端UP耦接至一个固定电压(例如为高准位)，触发端耦接至第二振荡器122的输出端以接收振荡信号OscB，重置端RST耦接至与非门126的输出端以接收重置信号RSTN。
计时电路120的运作原理如下，请同时参照图1与图2。第一振荡器121在开始信号START形成上升边缘时开始震荡，而第二振荡器122在结束信号STOP形成上升边缘时开始震荡，因此在初始阶段振荡信号OscB会落后振荡信号OscA。然而，由于振荡信号OscB的振荡频率较大，即周期较小，因此振荡信号OscB会逐渐“追上”振荡信号OscA。举例来说，假设振荡信号OscA的周期减去振荡信号OscB的周期后等于时间TΔ。在图2中，振荡信号OscA的第一个上升边缘与振荡信号OscB的第一个上升边缘之间相差了时间T2，振荡信号OscA的第二个上升边缘与振荡信号OscB的第二个上升边缘之间相差了时间T3，时间T2会大于时间T3(此差距通常很小，于图示中并未能清楚辨别出)，明确的说是T2＝T3+TΔ。因此，振荡信号OscB的上升边缘会逐渐靠近振荡信号OscA的上升边缘。假设经过了N个周期以后(N为正整数)，振荡信号OscB的上升边缘会同步于振荡信号OscA的上升边缘，这表示可根据以下方程序(1)来计算出第一时间T1。
T1＝N·TΔ…(1)
计时器127便是用以计算上述的正整数N，而第四正反器124与第五正反器125的运作等同于一个相位检测器，用以检测振荡信号OscA是否同步于振荡信号OscB。具体来说，请参照图1与图3，在振荡信号OscB追逐振荡信号OscA的过程中，振荡信号OscB的上升边缘会触发计时器127，由于计时端UP上的电压为固定值，因此计时器127会不断累加一数值，此数值等同于振荡信号OscB中频率的个数。在时间点T4，当第四正反器124根据振荡信号OscB的上升边缘来取样振荡信号OscA时会取样到高准位，这表示振荡信号OscB还没追上振荡信号OscA，第四正反器124的正相输出端Q上的信号B会是高准位。在时间点T5，当第四正反器124根据振荡信号OscB的上升边缘来取样振荡信号OscA时会取样到低准位，这表示振荡信号OscB已经追上振荡信号OscA，信号B会从高准位转换为低准位，而信号A会等同于上一个频率的信号B(即高准位)。在时间点T6，与非门126的第一输入端是反相于信号B，即是高准位，并且与非门126的第二输入端为信号A，也是高准位，因此与非门126输出的重置信号RSTN会从高准位转换为低准位，计时器127会被重置，并且计时器127会将所累加的数值保留下来成为上述的正整数N。如上述方程式(1)所示，此正整数N可用来计算第一时间T1。
另一方面，第一正反器111、第二正反器112与第三正反器113的重置端RST都会耦接至与非门126的输出端以接收重置信号RSTN，因此在时间点T6正反器111～113都会被重置。接下来，频率接收电路110会重新产生开始信号START与停止信号STOP，即重新执行上述的操作(a)，而计时电路120会重新再计算一次第一时间T1，即重新执行上述的操作(b)。频率接收电路110与计时电路120会分别执行操作(a)与操作(b)多次(例如8次，但本发明并不在此限)以产生多个第二时间，这些第二时间便包括了第一时间T1。每一个第二时间都表示频率信号CLK的周期，但由于频率信号CLK可能有抖动，这表示这些第二时间可能彼此不相同，接下来抖动判断电路130便可以根据这些第二时间来判断抖动的程度是否符合一个标准。
抖动判断电路130包括了第一暂存器131、第二暂存器132与计算电路133。每当产生一个新的第二时间时，只要此第二时间大于第一暂存器131中的数值，便可以将第一暂存器131中的数值替换为新的第二时间；只要新的第二时间小于第二暂存器132中的数值，便可以将第二暂存器132中的数值替换为新的第二时间。如此一来，第一暂存器131可用来存储最大值，而第二暂存器132可用来存储最小值。计算电路133会计算最大值与最小值的平均以作为一个基准值，可表示为以下方程序(2)，其中Base为基准值，Max为最大值，Min为最小值。
Base＝(Max+Min/2…(2)
另一方面，计算电路133会将基准值乘上一个预设数值以得到抖动临界值。预设数值是可程序化的，例如为0.25、0.125、0.0625与0.03125的其中之一，取这些数值是因为在做相乘的运算时只要将基准值往右位移2、3、4或5的位即可。然而，在其他实施例中，上述的预设数值也可采用其他数值，本发明并不在此限。抖动临界值的计算如以下方程序(3)，其中jitterspc为抖动临界值，S为预设数值。
jitterspc＝Base×S…(3)
此外，计算电路133可将最大值减去最小值以当作抖动量，可表示为以下方程序(4)，其中jitter为抖动量。
jitter＝Max-Min…(4)
计算电路130会判断抖动量jitter是否小于抖动临界值jitterspc，如果抖动量jitter小于抖动临界值jitterspc，则抖动判断电路130会输出通过信号，表示频率信号CLK通过了抖动的检测。举例来说，如果使用者想要检测抖动量是否少于12.5％，则可以选定预设数值为0.125，所计算出的抖动临界值jitterspc理论上会是周期的12.5％，若抖动量jitter小于抖动临界值jitterspc，即表示通过检测。
值得注意的是，由于抖动临界值jitterspc与抖动量jitter都是根据第二时间所计算出，因此可以避免制程电压温度(process voltage temperature，PVT)的影响。举例来说，如果因为温度上升或下降，使得第一振荡器121、第二振荡器122的频率改变了，则因为抖动量jitter和抖动临界值jitterspc会同步的改变，因此不影响抖动的判断。
在上述的实施例中，停止信号STOP是落后开始信号START一个周期，但在其他实施例中停止信号STOP也可以落后开始信号START多个周期，这样的实施例并不影响抖动的判断。
在上述的实施例中，基准值是计算最大值与最小值的平均而得来，但在其他实施例中基准值也可为第二时间的平均。例如抖动判断电路130中具有一个记忆单元(未示出)来存储这些第二时间，而有另一个计算单元(未示出)来计算这些第二时间的平均，在此实施例中，基准值同样会乘上预设数值以得到抖动临界值。在其他实施例中，基准值也可为第二时间的中位数，本发明并不在此限。另一方面，在上述的实施例中抖动量是将最大值减去最小值而得到，但在其他实施例中也可以将一个极端值(可为最大值或是最小值)与基准值相减而计算出抖动量。
换言之，抖动判断电路130会根据第二时间计算出一个基准值，并根据此基准值计算出一个抖动临界值，此基准值可以是平均值、中位数、或是第二时间中最大值与最小值的平均。抖动判断电路130也会取得第二时间中的至少一个极端值，此极端值可为最小值及/或最小值，并根据此极端值计算出抖动量，例如将最大值减去最小值，或者是将最大值减去基准值，或者是将基准值减去最小值。由于抖动临界值以及抖动量都是根据第二时间计算出，因此可以避免PVT影响，本领域技术人员当可根据这样的教示来设计出其他的基准值与抖动量，本发明并不限于上述的实施例。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以所附权利要求保护的范围为准。