本揭露实施例涉及一种异常频率检测方法及其电路，且特别涉及一种应用于芯片中的异常频率检测方法及其电路。
背景技术
随着科技的进步，电子产品不断的推陈出新，而使电子产品能够正常的运作，所依靠的就是准确的频率信号，让电子产品内部的芯片可以有顺序的处理其所接收到的数据或信号，并于正确的时间传送至其下一级的电路，或者正确地撷取数据。
在含有高速频率信号的芯片中，频率信号是否精准则更是需要重视的测试项目，目前常见的检测方法是利用测试机台，然而因为受限于测试机台的能力，当频率信号有瞬时的异常或是频率信号有些微的失真时，通常无法被测试机台所检测出来。
技术实现要素：
本揭露的目的在于提出一种异常频率检测方法及其电路，其应用于芯片的集成电路中，从而让使用者能更容易且准确地将具有异常频率的芯片筛选掉。
根据本揭露的上述目的，提出一种异常频率检测方法，用于检测芯片的输出频率信号是否有异常。异常频率检测方法包括：根据输出频率信号来提供第一延迟频率信号与第二延迟频率信号，其中输出频率信号、第一延迟频率信号与第二延迟频率信号的相位互不相同；以及利用第二延迟频率信号来对第一延迟频率信号进行取样，以判断输出频率信号是否发生异常。
在一些实施例中，上述芯片的多相位产生电路用以根据输出频率信号来产生之n个延迟频率信号，其中n个延迟频率信号与输出频率信号的相位互不相同，其中n个延迟频率信号的其中二者是第一延迟频率信号与第二延迟频率信号，其中n为大于等于4的正整数。
在一些实施例中，上述第一延迟频率信号的相位领先第二延迟频率信号的相位，其中第一延迟频率信号与第二延迟频率信号的相位差介于输出频率信号的2/n周期至(n-2)/n周期之间。
在一些实施例中，上述异常频率检测方法利用第二延迟频率信号的下降边缘对第一延迟频率信号进行取样以检测输出频率信号是否频率过慢，其中当第二延迟频率信号的下降边缘对第一延迟频率信号进行取样的结果为低电压准位则代表输出频率信号频率过慢。
在一些实施例中，上述异常频率检测方法利用第二延迟频率信号的上升边缘对第一延迟频率信号进行取样以检测输出频率信号是否频率过快，其中当第二延迟频率信号的上升边缘对第一延迟频率信号进行取样的结果为高电压准位则代表输出频率信号频率过快。
根据本揭露的上述目的，另提出一种异常频率检测电路，用以判断芯片的输出频率信号是否发生异常。异常频率检测电路包含多相位产生电路与取样电路。多相位产生电路用以根据输出频率信号来提供第一延迟频率信号与第二延迟频率信号，其中输出频率信号、第一延迟频率信号与第二延迟频率信号的相位互不相同。取样电路用以利用第二延迟频率信号来对第一延迟频率信号进行取样，以判断输出频率信号是否发生异常。
在一些实施例中，上述多相位产生电路用以根据输出频率信号来产生n个延迟频率信号，其中n个延迟频率信号与输出频率信号的相位互不相同，其中n个延迟频率信号的其中二者是第一延迟频率信号与第二延迟频率信号，其中n为大于等于4的正整数。
在一些实施例中，上述第一延迟频率信号的相位领先第二延迟频率信号的相位，其中第一延迟频率信号与第二延迟频率信号的相位差介于输出频率信号的2/n周期至(n-2)/n周期之间。
在一些实施例中，上述取样电路利用第二延迟频率信号的下降边缘对第一延迟频率信号进行取样以检测输出频率信号是否频率过慢，其中当第二延迟频率信号的下降边缘对第一延迟频率信号进行取样的结果为低电压准位则代表输出频率信号频率过慢。
在一些实施例中，上述取样电路利用第二延迟频率信号的上升边缘对第一延迟频率信号进行取样以检测输出频率信号是否频率过快，其中当第二延迟频率信号的上升边缘对第一延迟频率信号进行取样的结果为高电压准位则代表输出频率信号频率过快。
为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。。
附图说明
从以下结合所附图式所做的详细描述，可对本揭露的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。
图1绘示根据本揭露的一实施例的异常频率检测电路的系统方块图。
图2绘示根据本揭露的一实施例的输出频率信号与延迟频率信号的时序图。
图3与图4绘示根据本揭露的一实施例的异常的输出频率信号与延迟频率信号的时序图。
图5绘示根据本揭露的一实施例的取样电路的电路架构图。
图6绘示根据本揭露的一实施例的异常频率检测方法的流程图。
具体实施方式
本揭露提供了许多不同的实施例或例子，用以实作此揭露的不同特征。为了简化本揭露，一些组件与布局的具体例子会在以下说明。当然，这些仅仅是例子而不是用以限制本揭露。例如，若在后续说明中提到了第一特征形成在第二特征上面，这可包括第一特征与第二特征是直接接触的实施例；这也可以包括第一特征与第二特征之间还形成其他特征的实施例，这使得第一特征与第二特征没有直接接触。此外，本揭露可能会在各种例子中重复图标符号及/或文字。此重复是为了简明与清晰的目的，但本身并不决定所讨论的各种实施例及/或设置之间的关系。
再者，在空间上相对的用语，例如底下、下面、较低、上面、较高等，是用来容易地解释在图标中一个组件或特征与另一个组件或特征之间的关系。这些空间上相对的用语除了涵盖在图示中所绘的方向，也涵盖了装置在使用或操作上不同的方向。这些装置也可被旋转(例如旋转90度或旋转至其他方向)，而在此所使用的空间上相对的描述同样也可以有相对应的解释。
图1绘示根据本揭露的一实施例的异常频率检测电路100的系统方块图。异常频率检测电路100包含多相位产生电路110与取样电路120。在本实施例中，异常频率检测电路100内建于芯片中，多相位产生电路110的输入端接收芯片的输出频率信号sig，且多相位产生电路110的多个输出端分别输出16个延迟频率信号p1～p16。取样电路120的第一输入端in1与第二输入端in2分别接收延迟频率信号p1与延迟频率信号p13。
在本实施例中，当输出频率信号sig发生异常现象时，取样电路120的输出端abn会输出异常信号。因此用户可通过监视取样电路120的输出端abn而容易且准确地将具有异常的输出频率信号sig的芯片筛选掉。
图2绘示根据本揭露的一实施例的输出频率信号sig与延迟频率信号p1～p16的时序图。在本实施例中，输出频率信号sig与延迟频率信号p1～p16皆具有相同的周期tsig，且周期tsig可被等分成16个子相位tp。在图2中，两相邻的频率信号之间皆相距一个子相位tp。例如，两相邻的输出频率信号sig与延迟频率信号p1之间的相位差为tp，两相邻的延迟频率信号p1与延迟频率信号p2之间的相位差为tp，依此类推，且延迟频率信号p16与输出频率信号sig之间没有相位差。
请回到图1，取样电路120的第一输入端in1与第二输入端in2分别接收第一延迟频率信号与第二延迟频率信号。在本实施例中，第一延迟频率信号为延迟频率信号p1，第二延迟频率信号为延迟频率信号p13，但本揭露的实施例并不受限于此。对本揭露而言，输出频率信号的周期可被等分成n个子相位，其中n为大于等于4的正整数，而第一延迟频率信号与第二延迟频率信号的相位差可为介于输出频率信号的2/n周期至(n-2)/n周期之间。值得一提的是，对本实施例而言，第一延迟频率信号p1与第二延迟频率信号p13的相位差为输出频率信号sig的12/16周期。
在本实施例中，取样电路120通过第二延迟频率信号p13的下降边缘对第一延迟频率信号p1进行取样以检测输出频率信号sig是否频率过慢。请再参照图2，当输出频率信号sig为正常时，第二延迟频率信号p13的下降边缘对第一延迟频率信号p1进行取样的结果为高电压准位。图3绘示根据本揭露的一实施例的异常的输出频率信号sig与延迟频率信号p1～p16的时序图，如图3中所表示者为输出频率信号sig的频率过慢，则第二延迟频率信号p13的下降边缘对第一延迟频率信号p1进行取样的结果为低电压准位。值得一提的是，图3中虚线标示者代表输出频率信号sig为正常时的时序图。
在本实施例中，取样电路120通过第二延迟频率信号p13的上升边缘对第一延迟频率信号p1进行取样以检测输出频率信号sig是否频率过快。请再参照图2，当输出频率信号sig为正常时，第二延迟频率信号p13的上升边缘对第一延迟频率信号p1进行取样的结果为低电压准位。图4绘示根据本揭露的一实施例的异常的输出频率信号sig与延迟频率信号p1～p16的时序图，如图4中所表示者为输出频率信号sig的频率过快，则第二延迟频率信号p13的上升边缘对第一延迟频率信号p1进行取样的结果为高电压准位。值得一提的是，图4中虚线标示者代表输出频率信号sig为正常时的时序图。
综合上述，当第二延迟频率信号p13的下降边缘对第一延迟频率信号p1进行取样的结果为低电压准位则代表芯片的输出频率信号sig频率过慢；当第二延迟频率信号p13的上升边缘对第一延迟频率信号p1进行取样的结果为高电压准位则代表芯片的输出频率信号sig频率过快。因此，可通过应用上述的取样结果判断于电路逻辑，来实现取样电路120的功能，以下介绍本揭露的一实施例的取样电路120的电路架构。
图5绘示根据本揭露的一实施例的取样电路120的电路架构图。取样电路120包含低频频率检测电路122与高频频率检测电路124。低频频率检测电路122用以检测芯片的输出频率信号是否频率过慢。低频频率检测电路122由两个正反器(filp-flop)122a、122b组成。
正反器122b的数据输入接脚d连接电源vdd(即高电压准位)，正反器122b的时序接脚clk连接正反器122a的输出接脚qb。因此，对正反器122b而言，只有当正反器122a的输出接脚qb的输出信号由低电压准位上升至高电压准位时，正反器122b的输出接脚q才会输出高电压准位。
在本实施例中，正反器122a的数据输入接脚d接收第一延迟频率信号p1，正反器122a的时序接脚clk接收反向的第二延迟频率信号p13。因此，对正反器122a而言，只有当第二延迟频率信号p13由高电压准位下降至低电压准位时，正反器122a的输出接脚qb才会输出反向的第一延迟频率信号p1。上述的动作即相当于：通过第二延迟频率信号p13的下降边缘对第一延迟频率信号p1进行取样。
请一并参照图2，当输出频率信号sig为正常时，延迟频率信号p13的下降边缘对延迟频率信号p1进行取样的结果为高电压准位，相当于正反器122a的输出接脚qb输出低电压准位。请一并参照图3，当输出频率信号sig频率过慢时，延迟频率信号p13的下降边缘对延迟频率信号p1进行取样的结果为低电压准位，相当于正反器122a的输出接脚qb输出高电压准位。
综合上述，当输出频率信号sig频率过慢时，正反器122a的输出接脚qb由低电压准位上升至高电压准位，则正反器122b的输出接脚q输出高电压准位。如此一来，使用者可通过监视正反器122b的输出接脚q来得知芯片的输出频率信号sig是否发生频率过慢的异常现象。具体来说，在本实施中，当正反器122b的输出接脚q输出高电压准位时，即代表取样电路120输出异常信号，用户可藉此得知芯片的输出频率信号发生异常。
请回到图5，高频频率检测电路124用以检测芯片的输出频率信号是否频率过快，高频频率检测电路124由两个正反器124a、124b组成。高频频率检测电路124的工作原理与低频频率检测电路122类似，故在此不赘述。当输出频率信号sig频率过快时，正反器124a的输出接脚q由低电压准位上升至高电压准位，则正反器124b的输出接脚q输出高电压准位。如此一来，使用者可通过监视正反器124b的输出接脚q来得知芯片的输出频率信号sig是否发生频率过快的异常现象。具体来说，在本实施中，当正反器124b的输出接脚q输出高电压准位时，即代表取样电路120输出异常信号，用户可藉此得知芯片的输出频率信号发生异常。
图6绘示根据本揭露的一实施例的异常频率检测方法600的流程图。异常频率检测方法600用以检测芯片的输出频率信号是否有异常。首先，于步骤610，根据芯片的输出频率信号来提供第一延迟频率信号与第二延迟频率信号。请一并参照图1，在本实施例中，内建于芯片的多相位产生电路110根据芯片的输出频率信号sig提供第一延迟频率信号p1与第二延迟频率信号p13给取样电路120。接者，于步骤620，利用第二延迟频率信号来对第一延迟频率信号进行取样，以判断芯片的输出频率信号是否发生异常。请一并参照图1，在本实施例中，取样电路120利用第二延迟频率信号p13来对第一延迟频率信号p1进行取样来检测芯片的输出频率信号sig是否发生异常现象，其中当输出频率信号sig发生异常现象时，取样电路120的输出端abn输出一异常信号。
综合上述，本揭露提出一种异常频率检测方法及其电路，应用于芯片的集成电路中，用以检测芯片的输出频率信号是否发生异常现象，从而让使用者能更容易且准确地将具有异常频率的芯片筛选掉。
以上概述了多个实施例的特征，因此本领域技术人员可以更了解本揭露的态样。本领域技术人员应了解到，其可轻易地把本揭露当作基础来设计或修改其他的制程与结构，从而实现和在此所介绍的这些实施例相同的目标及/或达到相同的优点。本领域技术人员也应可明白，这些等效的建构并未脱离本揭露的精神与范围，并且他们可以在不脱离本揭露精神与范围的前提下做各种的改变、替换与变动。