本申请要求于2016年10月28日提交到韩国知识产权局的第10-2016-0141902号韩国专利申请以及于2016年12月20日提交到韩国知识产权局的第10-2016-0175036号韩国专利申请的优先权和权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
以下描述涉及一种数字频率测量设备及包括该设备的相机模块。
背景技术：
相关技术中通常使用各种频率测量方法，但是同时提供相对高的频率分辨率和相对高的采样率可能会有困难。
详细地讲，就测量频率时相对高的频率分辨率而言，精确的控制和辨别是可能的。当测量节点之间的阻抗(幅值和相位)时，使用相对高的频率分辨率使得测量更精确。当测量频率时，使用与待测的最高频率的至少两倍的相对高的采样率确保相对快速和精确的控制。
然而，随着采样率增大，频率分辨率劣化。另一方面，当频率分辨率提高时，测量频率所需的时间增加，从而使得采样率劣化。频率分辨率与采样率的相反关系是在开发频率测量设备时考虑的因素之一。
传统的数字频率测量技术使用诸如使用计数器的积分器的各种方法来测量频率。频率计数器通常测量周期性电子信号中每秒的振荡数或脉冲数。
当待测的输入频率具有宽的频带时，频率测量技术通常使用具有相对高的频率的内部振荡器。然而，使用具有高频率的振荡器来提高被测的输入频率的分辨率使得采样率下降。
在传统技术中，使用计数器的频率测量技术通常被用作频率计数方法，其中，输入频率通过对由主振荡器从内部提供的时钟周期进行计数来测量。
在传统的频率测量技术中，当输入频率与主振荡器的输入频率相似或大于主振荡器的输入频率时，频率的辨别变得困难。
例如，当使用20mhz的主振荡器的时钟周期对10mhz和9.8mhz的输入频率进行计数时，两种情况下的计数器值为2个时钟周期，使得10mhz与9.8mhz无法区分。
如上所述，在使用相关技术的频率测量方法的情况下，以折衷关系满足频率分辨率和采样率这两者可能会存在问题。
因此，需要一种用于满足相对宽的频率输入范围的结构，以改善频率分辨率和采样率这两者。
技术实现要素：
提供本发明内容以按照简化的形式对所选择的构思进行介绍，并且在具体实施方式中进一步描述所述构思。本发明内容既不意在限定所要求保护的主题的关键特征或必要特征，也不意在帮助确定所要求保护的主题的范围。
在一个总体方面，一种数字频率测量设备包括：分频器，被配置为对输入频率信号进行分频并且提供分频信号；周期计数器，被配置为使用时钟信号对在所述分频信号的周期内的时钟周期进行计数并且提供每个周期的周期计数值；及数字滤波器，被配置为使用累计增益放大所述周期计数值并且提供放大的周期计数值作为第一数字输出值，其中，所述数字滤波器使用预定的阶数和预定的抽取因子来确定所述累计增益。
所述数字滤波器可使用以所述预定的阶数作为指数并且以所述预定的抽取因子作为底数的指数函数来确定所述累计增益。
所述数字滤波器可包括级联积分梳状(cic)抽取滤波器，所述级联积分梳状(cic)抽取滤波器使用所述累计增益放大来自所述周期计数器的所述周期计数值并且将所述放大的周期计数值转换为频率，以被提供为所述第一数字输出值。
所述cic抽取滤波器可包括：积分电路，被配置为包括以等于所述预定的阶数的数量级联的多个积分器并且顺序地累计来自所述周期计数器的所述周期计数值，以提供每个周期的累计值；抽取器，被配置为在与所述预定的抽取因子相对应的每个周期的时间对来自所述积分电路的每个周期的累计值进行一次采样并且提供下采样的累计值；及梳状电路，被配置为包括以等于所述预定的阶数的数量级联的多个梳状部分并且从来自所述抽取器的当前下采样的累计值中减去之前下采样的累计值，以提供与所述抽取因子相对应的周期的减法累计值。
所述cic抽取滤波器可被配置为使用由所述预定的阶数和所述预定的抽取因子确定的累计增益来放大来自所述周期计数器的所述周期计数值，并且将所述放大的周期计数值转换为频率，以提供频率值；并且移动平均滤波器可被配置为计算来自所述cic抽取滤波器的所述放大的周期计数值的移动平均值并且提供所述放大的周期计数值的移动平均值作为所述第一数字输出值。
所述cic抽取滤波器可包括：积分电路，被配置为包括以等于所述预定的阶数的数量级联的多个积分器并且顺序地累计来自所述周期计数器的所述周期计数值，以提供每个周期的累计值；抽取器，被配置为在与所述预定的抽取因子相对应的每个周期的时间对来自所述积分电路的每个周期的累计值进行一次采样并且提供下采样累计值；及梳状电路，被配置为从来自所述抽取器的当前下采样的累计值中减去之前下采样的累计值，并提供与所述预定的抽取因子相对应的周期的减法累计值。
所述移动平均滤波器可包括16点移动平均滤波器，并且所述16点移动平均滤波器可基于16个单元计算来自所述cic抽取滤波器的所述频率值的移动平均值并且提供所述放大的周期计数值的移动平均值作为所述第一数字输出值。
在另一总体方面，一种数字频率测量设备包括：分频器，被配置为对输入频率信号进行分频并且提供分频信号；周期计数器，被配置为使用时钟信号对在所述分频信号的周期内的时钟周期进行计数并且提供每个周期的周期计数值；数字滤波器，被配置为使用累计增益放大所述周期计数值并且提供放大的周期计数值作为第一数字输出值；及频率操作器，被配置为将所述放大的周期计数值转换为输出频率并且提供所述输出频率作为第二数字输出值，其中，所述数字滤波器使用预定的阶数和预定的抽取因子来确定所述累计增益。
所述数字滤波器可使用以所述预定的阶数作为指数并且以所述预定的抽取因子作为底数的指数函数来确定所述累计增益。
所述数字滤波器可包括cic抽取滤波器，所述cic抽取滤波器使用所述累计增益放大所述周期计数器的所述周期计数值并且将所述放大的周期计数值转换为频率，以被提供为所述第一数字输出值。
所述cic抽取滤波器可包括：积分电路，被配置为包括以等于所述预定的阶数的数量级联的多个积分器并且顺序地累计来自所述周期计数器的所述周期计数值，以提供每个周期的累计值；抽取器，被配置为在与所述预定的抽取因子相对应的每个周期内对来自所述积分电路的每个周期的累计值进行采样并且提供下采样的累计值；及梳状电路，被配置为包括以等于所述预定的阶数的数量级联的多个梳状部分并且从来自所述抽取器的当前下采样的累计值中减去之前下采样的累计值，以提供与所述预定的抽取因子相对应的周期的减法累计值。
所述数字滤波器还可包括移动平均滤波器。所述cic抽取滤波器可使用所述累计增益放大来自所述周期计数器的所述周期计数值并且将所述放大的周期计数值转换为频率，以提供频率值。所述移动平均滤波器可计算来自所述cic抽取滤波器的所述放大的周期计数值的移动平均值并且提供所述放大的周期计数值的移动平均值作为所述第一数字输出值。
所述移动平均滤波器可包括16点移动平均滤波器，并且所述16点移动平均滤波器可基于16个单元计算来自所述cic抽取滤波器的所述频率值的移动平均值并且提供所述放大的周期计数值的移动平均值作为所述第一数字输出值。
所述频率操作器可根据下式将所述放大的周期计数值转换为输出频率，
fout＝(fclk*tsn(＝n*gain))/(apcv+gain)
其中，fout为输出频率，fclk为所述周期计数器的时钟信号的时钟频率，tsn为通过分频值n乘以gain确定的总样本数，gain为所述数字滤波器的累计增益，并且apcv为通过周期计数值pcv乘以gain确定的放大的周期计数值。
在另一总体方面，一种数字频率测量设备包括处理器，所述处理器被配置为：对待测的输入频率信号进行n分频以创建分频信号，其中，n为整数；使用时钟信号对在所述分频信号的周期内的时钟周期进行计数以创建每个周期的周期计数值；并且使用数字滤波器的累计增益来放大所述周期计数值，以创建放大的周期计数值作为第一数字输出值，其中，所述数字滤波器使用预定的阶数和预定的抽取因子来确定所述累计增益。
所述数字频率测量设备还可包括被配置为存储指令的存储器；其中，所述处理器还被配置为执行所述指令以使所述处理器配置为对所述待测的输入频率信号进行n分频以创建所述分频信号，其中，n为整数；使用所述时钟信号对在所述分频信号的周期内的时钟周期进行计数以创建每个周期的周期计数值；并且使用所述数字滤波器的所述累计增益来放大所述周期计数值，以创建所述放大的周期计数值作为所述第一数字输出值。
所述处理器可包括：分频器，被配置为对所述待测的输入频率信号进行n分频以创建所述分频信号，其中，n为整数；周期计数器，被配置为使用所述时钟信号对在所述分频信号的周期内的时钟周期进行计数以创建每个周期的周期计数值；及数字滤波器，被配置为使用所述滤波器的所述累计增益放大所述周期计数值，以创建放大的周期计数值作为第一数字输出值。
所述数字滤波器可使用以所述预定的阶数作为指数并以所述预定的抽取因子作为底数的指数函数来确定所述累计增益。
所述数字滤波器可包括级联积分梳状(cic)抽取滤波器，所述级联积分梳状(cic)抽取滤波器使用所述累计增益放大来自所述周期计数器的周期计数值并且将所述放大的周期计数值转换为频率，以被提供为所述第一数字输出值。
所述分频器可以为使用n分频器和n+1分频器的小数n分频器。
一种相机模块可包括所述数字频率测量设备。
通过以下的具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是数字频率测量设备的示例。
图2是数字频率测量设备的示例。
图3是输入频率信号、分频信号和时钟信号的示例。
图4是数字滤波器的示例。
图5是数字滤波器的示例。
图6是积分器i的示例。
图7是梳状部分(comb)c的示例。
图8是示出数字输出值的示例的曲线图。
图9是示出图8的数字输出值的频率测量值的示例的曲线图。
图10是测量数字频率的方法的示例的示图。
在所有的附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清楚、说明及便利起见，可夸大附图中的元件的相对尺寸、比例和描述。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而，对本领域普通技术人员而言，这里所描述的方法、设备和/或系统的各种变换、修改及等同物将是显而易见的。这里所描述的操作顺序仅是示例，并不局限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可做出对本领域普通技术人员将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对本领域普通技术人员而言众所周知的功能和构造的描述。
这里所描述的特征可以以不同的形式来实现，并且将不被解释为局限于这里所描述的示例。更确切的说，提供这里所描述的示例以使本公开将是彻底的和完整的，并且将本公开的全部范围传达给本领域普通技术人员。
接下来，将参照附图更详细地描述示例。
图1和图2是数字频率测量设备的示例。
参照图1，数字频率测量设备包括分频器(frequencydivider)100、周期计数器200和数字滤波器300。
参照图2，数字频率测量设备包括分频器100、周期计数器200、数字滤波器300和频率操作器400。
在图1和图2中，分频器100使用预定的分频值n对具有频率fin的模拟输入信号sin进行分频，其中，n表示自然数。分频器100使多个频带中的输入频率减小(例如，如果输入频率为100mhz且n为10，则为10个10mhz频带)，并且向周期计数器200提供分频信号(dsin＝sin/n)。
分频器100可被实现为n分频器或使用n分频器和(n+1)分频器被实现为小数n分频器以获得确定的比，所述n分频器和(n+1)分频器由触发器、移位寄存器或ic芯片构成。
在该示例中，分频器100被配置为选择分频值n，以获得期望的频率分辨率。分频器100的频率分辨率通过时钟信号sclk的时钟频率fclk乘以总样本数tsn(fclk*tsn)来计算。因此，频率分辨率随着时钟信号sclk的时钟频率fclk相对变高或者tsn增大而提高。
例如，时钟频率fclk可以是50mhz，同时tsn可通过分频值n乘以数字滤波器300的累计增益gain而确定。例如，如果分频值n为100，并且数字滤波器300的累计增益gain为256，则tsn将为25600。
在分频值n为100并且模拟输入信号sin的频率fin为100mhz的示例中，分频信号dsin的频率(fin/n)将为1mhz。
周期计数器200使用时钟信号sclk对在来自分频器100的分频信号dsin的周期内的时钟周期进行计数，并且向数字滤波器300提供分频信号dsin的每个周期的周期计数值pcv。
例如，在时钟频率fclk为50mhz并且分频信号dsin的频率dfin为1mhz的情况下，周期计数值pcv从0计数至49(fclk/dfin-1)。在这种情况下，周期计数器200提供分频器100的分频信号dsin(fin/n)的每个周期中的周期计数值pcv。
数字滤波器300使用预定的累计增益gain放大来自周期计数器200的周期计数值pcv，并且提供放大的周期计数值apcv作为第一数字输出值dout1。在该示例中，数字滤波器300使用诸如级联积分梳状滤波器(cascadeintegratorcomb，cic)的数字滤波器而形成。
数字滤波器300可使用预定的阶数sn和预定的抽取因子r来确定累计增益gain。例如，数字滤波器300可使用阶数sn作为指数并且使用抽取因子作为底数来确定累计增益gain。
在本申请的各个示例中可省略对具有相同功能的组件和相同参考标记的不必要的重复描述。
参照图2，频率操作器400将来自数字滤波器300的放大的周期计数值apcv转换成输出频率fout，并且提供输出频率fout作为第二数字输出值dout2。
放大的周期计数值apcv可根据下述式1被转换为输出频率fout。
【式1】
fout＝(fclk*tsn(＝n*gain))/(apcv+gain)
＝(fclk*n*gain)/(pcv*g4in+g4in)
＝(50*100*256)/(49*256+256)
＝(50*100*256)/(12800)＝100
在式1中，fclk指的是周期计数器200的时钟信号sclk的时钟频率；tsn指的是通过分频值n乘以数字滤波器300的累计增益gain(n*gain)确定的总样本数；gain指的是数字滤波器300的累计增益；apcv指的是通过周期计数值pcv乘以累计增益gain(pcv*gain)确定的放大的周期计数值。
分频器100、周期计数器200、数字滤波器300和频率操作器400可均通过将诸如微处理器等的硬件和嵌入其中并且被编程为执行预定的操作的软件进行结合而实现。
硬件可包括至少一个处理单元和至少一个存储器。在这种情况下，处理单元可包括信号处理器、微处理器、中央处理单元(cpu)、专用集成电路(asic)和现场可编程门阵列(fpga)中的至少一种。
存储器可包括易失性存储器(诸如随机存取存储器(ram))和非易失性存储器(诸如只读存储器(rom)或闪存)之间的至少一种。
根据示例的数字频率测量设备提供实现为如图1所示的放大的周期计数值作为第一数字输出值doutl，或者可提供实现为如图2所示的输出频率作为第二数字输出值dout2，这可根据应用数字频率测量设备的应用程序和装置所需的值来确定。
图3是输入频率信号、分频信号和时钟信号的示图的示例。
在图3中，sin指的是输入到分频器100中作为频率测量对象的模拟输入信号，dsin指的是在分频器100中被分频的信号，sclk指的是周期计数器200中使用的时钟信号。
参照图3，在输入信号sin的输入频率fin为100mhz并且分频值n为100的情况下，分频信号dsin的分频频率dfin为1mhz。时钟信号sclk的频率fclk可以是50mhz，高于分频信号dsin的分频频率dfin。
图4是根据示例的数字滤波器的示图，同时图5是根据另一示例的数字滤波器的示图。
参照图4，数字滤波器300包括cic抽取滤波器310。
cic抽取滤波器310使用基于阶数sn和抽取因子r确定的累计增益放大来自周期计数器200的周期计数值pcv，并且将放大的周期计数值apcv转换为频率，从而提供放大的周期计数值apcv作为第一数字输出值dout1。
参照图5，数字滤波器300包括cic抽取滤波器310和移动平均滤波器320。
cic抽取滤波器310使用基于阶数sn和抽取因子r确定的累计增益放大来自周期计数器200的周期计数值pcv，并且提供放大的周期计数值apcv。
移动平均滤波器320计算来自cic抽取滤波器310的放大的周期计数值apcv的移动平均值，并且提供放大的周期计数值apcv的移动平均值作为第一数字输出值dout1。
在示例中，第一数字输出值dout1可被提供为放大的周期计数值apcv或被提供为放大的周期计数值apcv的移动平均值。
参照图4和图5，cic抽取滤波器310包括积分电路311、抽取器312和梳状电路313。
积分电路311包括以等于阶数sn的数量级联的多个积分器i，并且顺序地对来自周期计数器200的周期计数值pcv进行累计，从而提供每个周期的累计值。
抽取器312提供累计值，所述累计值通过在与抽取因子r对应的每个周期的时间对来自积分电路311的每个周期的累计值进行一次采样来进行下采样。
梳状电路313包括以等于阶数sn的数量级联的多个梳状部分c，并且从来自抽取器312的当前下采样的累计值中减去之前下采样的累计值，从而提供与抽取因子r相对应的周期的减法累计值。
例如，在阶数sn为4并且抽取因子f为4的情况下，cic抽取滤波器310被提供为4阶4因子cic抽取数字滤波器。这里，累计增益gain可被提供为四的四次幂(44＝256)。在这种情况下，提供阶数sn和抽取因子r作为示例，但不局限于此。
在这种情况下，积分电路311包括四个积分器i，并且顺序地累计来自周期计数器200的周期计数值pcv以及延迟四个周期的值，从而提供每个周期的累计值。
例如，在积分电路311包括四个积分器i的情况下，第一积分器输入周期计数器200的每个周期中的计数值vcont，计算每个周期中的计数值vcont和之前的累计值的总和，并且累计计数值vcont。第二积分器输入第一累计值，计算第一累计值和之前的累计值的总和，并且累计第一累计值。按照与上述情况的方式相同的方式，第三积分器和第四积分器通过输入之前阶的积分器输出来累计数值。
由于抽取器312在与抽取因子(r＝4)相对应的每四个周期中的时间对来自积分电路311的每个周期的累计值进行一次采样，因此提供通过四分之一下采样的累计值。
梳状电路313可包括四个梳状部分c。在这种情况下，在最后的第四周期中累计的减法累计值可按照这样的方式提供：从来自抽取器312的当前下采样的累计值中减去在第四周期之前下采样的累计值。
例如，在cic抽取滤波器310的阶数为4的情况下，梳状电路313包括四个级联的梳状部分c。在这种情况下，第一梳状部分从来自抽取器312的当前下采样的累计值cin中减去在第四周期之前下采样的累计值cin’。第二梳状部分通过输入第一梳状部分的结果c1减去在第四周期之前的第一梳状部分的结果c1’并且将结果c2发送至第三梳状部分。以与上述情况相同的方式，第三梳状部分和第四梳状部分可减去之前的结果cin’、c1’、c2’、c3’，从而最终输出值或者减法累计值被输出为“cin-cin’-c1’-c2’–c3’”。
在这种情况下，cin为当前累计值；cin’为第四周期之前的累计值；c1’为之前的第一梳状部分的结果；c2’为之前的第二梳状部分的结果；并且c3’为之前的第三梳状部分的结果。c3’被提供为“cin-cin’-c1’-c2’”。
例如，如在数字滤波器300中描述的，当周期计数值pcv为49并且累计增益gain为256时，通过49(周期计数值pcv)乘以256(累计增益gain)，放大的周期计数值apcv为49*256(＝12544)。
即使在使用相对低的分频值时，数字滤波器300通过利用累计增益gain放大通过对输入频率信号进行分频产生的信号的周期计数值pcv而实现获得相对大量的样本的效果。
因此，与现有技术的计数方法相比，用于期望的频率分辨率的分频值通过数字滤波器300的累计增益gain而减小为1/gain，其中，数字滤波器300使周期计数器200的每个周期的计数值的输出率放大了累计增益gain，并且还使采样率增大了累计增益gain。
参照图5，当移动平均滤波器320被提供为16点移动平均滤波器时，基于16个单元计算来自cic抽取滤波器310的频率值的移动平均值，并且放大的周期计数值的移动平均值可被提供为第一数字输出值dout1。
例如，16点移动平均滤波器320基于16条数据来计算4阶(阶数)和4因子cic抽取滤波器310的输出值的移动总和，并且计算其平均值，从而使频率测量值的波动稳定。详细地讲，半带数字滤波器等可用作移动平均滤波器320。
输出第一数字输出值的数字频率测量设备的分辨率可通过时钟频率fclk乘以tsn来计算。第一数字输出值可根据式1转换为频率，并且可被提供为第二数字输出值。
图6是根据示例的积分器i的示图。
在图4、和图5中，积分电路311包括四个积分器i。
积分器i具有对当前输入的周期计数值pcv与之前的周期计数值pcv进行积分的结构，并且起到通过累计周期计数值pcv来放大周期计数值pcv的作用。在这种情况下，积分器i使用具有四级级联结构的阶数而具有四次幂效果。
图7是根据示例的梳状部分c的示图。
在图4和图5中，梳状电路313包括四个梳状部分c。
梳状部分c通过从来自抽取器312的当前输入的当前下采样的累计值中减去之前下采样的累计值来提供与抽取因子r相对应的第四周期的减法累计值。因此，可避免提供无限的累计值。
详细地讲，梳状部分c起到从当前输入的累计值中减去第四周期之前的累计值的作用，从而积分值可具有在四个周期内的累计值。
在数字滤波器300中，在差分延时数(differentialdelaynumber)m为1的情况下，累计增益gain可以是通过(rm)^sn(r：抽取因子，m：差分延时数，并且s＝阶数)得到的256。因此，数字滤波器300具有256倍的放大效果。
图8是示出数字输出值的示例的曲线图，同时图9是示出图8的数字输出值的频率测量值的曲线图。
在图8所示的曲线图中，y轴指的是第一数字输出值dout1或者放大的周期计数值，同时x轴指的是时间。曲线图示出了响应于输入频率信号的频率变化(14.888mhz至14.846mhz)的第一数字输出值dout1的测量结果的示例。
在图8中，随着输入信号的频率从14.888mhz减小至14.846mhz，第一数字输出值dout1或者放大的周期计数值apcv增大。
在图9所示的曲线图中，y轴指的是第二数字输出值dout2或者测量频率值，同时x轴指的是时间。曲线图示出了将图8所示的第一数字输出值dout1转换为频率的结果的示例。
在图9中，确认的是，随着输入信号的频率从14.888mhz减小至14.846mhz，第二数字输出值dout2或者测量频率值增大。
参照图8和图9，基于根据示例的数字频率测量设备，确认的是，可精确地对从14.888mhz逐渐减小至14.846mhz的频率进行计数。
以下参照图1至图10描述测量数字频率的方法。在本申请中，除了提供具体说明之外，数字频率测量设备的描述以及测量数字频率的方法可彼此补充和适用。
图10是测量数字频率的方法的示例的示图。可参照图10描述测量根据示例的数字频率的方法。
在步骤s100中，通过分频器100对输入信号sin进行分频，并且提供分频信号dsin。
在步骤s200中，通过周期计数器200使用时钟信号sclk对来自分频器100的分频信号dsin的周期进行计数，并且提供每个周期的周期计数值pcv。
在步骤s300中，通过数字滤波器300使用累计增益gain放大周期计数值pcv，并且提供放大的周期计数值作为第一数字输出值dout1。
另外，在步骤s400中，通过频率操作器400根据式1将放大的周期计数值转换为频率，并且提供第二数字输出值dout2。
如上所述，根据示例，数字频率测量设备可应用于当待测的输入频率信号逐渐变化时要求超高精度频率分辨率、保持高精度且具有高采样率的传感器装置。公开的数字频率测量设备还可应用于位置检测传感器以改善精度和控制率，并且通过应用数字模式使噪声特性比在模拟模式下进一步降低。
通过硬件组件来实现执行本申请中描述的操作的分频器100、周期计数器200、数字滤波器300和频率操作器400，所述硬件组件被配置为执行本申请中描述的通过硬件组件执行的操作。可用于执行本申请中描述的操作的硬件组件的示例在适当的情况下包括：控制器、传感器、发生器、驱动器、存储器、比较器、算术逻辑单元、加法器、减法器、乘法器、除法器、积分器以及被配置为执行本申请中描述的操作的任何其他电子组件。在其他示例中，通过计算硬件(例如，通过一个或更多个处理器或计算机)来实现执行本申请中描述的操作的一个或更多个硬件组件。处理器或计算机可通过一个或更多个处理元件(诸如，逻辑门阵列、控制器和算术逻辑单元、数字信号处理器、微计算机、可编程逻辑控制器、现场可编程门阵列、可编程逻辑阵列、微处理器或被配置为以定义的方式响应并执行指令以实现期望的结果的任何其他装置或装置组合)来实现。在一个示例中，处理器或计算机包括或者连接到通过处理器或计算机执行存储指令或软件的一个或更多个存储器。通过处理器或计算机实现的硬件组件可执行指令或软件(诸如，操作系统(os)或者在所述os上运行的一个或更多个软件应用程序)，以执行本申请中描述的操作。硬件组件还可响应于指令或软件的执行来存取、操作、处理、创建和存储数据。为简单起见，单数的术语“处理器”或“计算机”可用于描述本申请中描述的示例，但是在其他示例中，可使用多个处理器或计算机，或者，处理器或计算机可包括多个处理元件或多种类型的处理元件，或者包括这两者。例如，单个硬件组件或者两个或更多个硬件组件可通过单个处理器或者两个或更多个处理器或者处理器和控制器来实现。一个或更多个硬件组件可通过一个或更多个处理器或者处理器和控制器来实现，并且一个或更多个其他硬件组件可通过一个或更多个其他处理器或者另一处理器和另一控制器来实现。一个或更多个处理器或者处理器和控制器可实现单个硬件组件或者两个或更多个硬件组件。硬件组件可具有任意一个或更多个不同的处理配置，其示例包括：单个处理器、独立处理器、并行处理器、单指令单数据(sisd)多重处理、单指令多数据(simd)多重处理、多指令单数据(misd)多重处理和多指令多数据(mimd)多重处理。
图10中示出的执行本申请中描述的操作的方法通过计算硬件(例如，通过一个或更多个处理器或计算机)来执行，所述方法被实现为如上所述的执行指令或软件，以执行本申请中描述的通过所述方法执行的操作。例如，单个操作或者两个或更多个操作可通过单个处理器或者两个或更多个处理器或者处理器和控制器来执行。一个或更多个操作可通过一个或更多个处理器或者处理器和控制器来执行，并且一个或更多个其他操作可通过一个或更多个其他处理器或者另一处理器和另一控制器来执行。一个或更多个处理器或者处理器和控制器可执行单个操作或者两个或更多个操作。
为了单独或共同地指示或配置一个或更多个处理器或计算机以作为机用计算机或专用计算机进行操作来执行通过如上所述的硬件组件和方法执行的操作，用于控制计算硬件(例如，一个或更多个处理器或计算机)以实现硬件组件并且执行如上所述的方法的指令或软件可被编写为计算机程序、代码段、指令或其任意组合。在一个示例中，指令或软件包括通过一个或更多个处理器或计算机直接执行的机器代码，诸如由编译器产生的机器代码。在另一示例中，指令或软件包括使用解释器通过所述一个或更多个处理器或计算机执行的更高级的代码。可基于附图中示出的框图和流程图和说明书中的对应的描述(公开了用于执行通过如上所述的硬件组件和方法执行的操作的算法)使用任意编程语言来编写指令或软件。
用于控制计算硬件(例如，一个或更多个处理器或计算机)以实现硬件组件并且执行如上所述的方法的指令或软件以及任意相关联的数据、数据文件和数据结构可被记录、存储或固定在一个或更多个非暂时性计算机可读存储介质之中或之上。非暂时性计算机可读存储介质的示例包括只读存储器(rom)、随机存取存储器(ram)、闪存、cd-rom、cd-r、cd+r、cd-rw、cd+rw、dvd-rom、dvd-r、dvd+r、dvd-rw、dvd+rw、dvd-ram、bd-rom、bd-r、bd-rlth、bd-re、磁带、软盘、磁光数据存储装置、光学数据存储装置、硬盘、固态盘以及被配置为以非暂时性方式存储指令或软件以及相关联的数据、数据文件和数据结构并且将所述指令或软件以及相关联的数据、数据文件和数据结构提供到一个或更多个处理器或计算机以使一个或更多个处理器或计算机可执行指令的任意其他装置。在一个示例中，指令或软件以及任何相关联的数据、数据文件和数据结构分布在连接互联网的计算机系统上，以便通过一个或更多个处理器或计算机以分布式方式存储、访问和执行指令和软件以及任意相关联的数据、数据文件和数据结构。
虽然本公开包括具体示例，但对本领域普通技术人员将显而易见的是，在不脱离权利要求及其等同物的精神及范围的情况下，可对这些示例作出形式和细节上的各种变化。这里所描述的示例将仅被理解为描述性意义，而非出于限制的目的。在每个示例中的特征或方面的描述将被理解为可适用于其他示例中的类似的特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的形式组合和/或通过其他组件或它们的等同物替换或增添描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围并不通过具体实施方式限定而是通过权利要求及其等同物限定，权利要求及其等同物的范围之内的全部变型将被理解为包括在本公开中。