本发明主要涉及一种大规模集成电路(lsic)epc3c120f484型现场可编程门阵列(fpga)配置、测试与调试适配器。
背景技术：
随着科技的发展，集成电路生产工艺水平的提高,数字电路的集成度越来越大，从小规模(ssic)、中规模(msic)、大规模集成电路(lsic)发展到超大规模集成电路(vlsic)，品种也越来越多。其中，现场可编程门阵列fpga器件已经成为当今世界上最富吸引力的半导体器件。由于fpga器件体积小、集成度高、功耗低、速度快，可以无限次反复编程等优点，用户借助于开发系统不仅可以在短时间内自行设计出各种专用集成电路芯片，还可以方便的在计算机上进行仿真和实时仿真，及时发现问题，调整电路，改进设计方案。所以fpga器件已经成为产品开发和小型化的首选器件，在现代电子系统设计中扮演着越来越重要的角色,被广泛地应用于航空、航天、通讯、互联网及汽车工业等诸多领域。随着fpga的广泛应用,对其可靠性的要求也变得越来越高，因此为了保证系统的核心器件质量，对fpga器件的故障检测诊断方法可测性设计以及各种测试技术进行全面深入的研究具有重要的现实意义。测试是设计中费用最高难度最大的一个环节，测试费用可占到芯片制造成本的50％以上。测试对产品的上市时间、开发周期将会有越来越大的影响，并成为制约fpga实际应用的一个关键因素。
由于fpga的可编程性，测试时需要先将fpga配置成具有特定功能的电路，再对fpga施加对应向量。这样通过反复多次不同的配置来覆盖fpga内部的所有资源才可完成测试。fpga的测试根据测试需要可以分为两大类:
1.面向制造的测试过程
面向制造的测试过程是制造角度的测试，在生产制造过程需要对fpga完全的测试，其测试成本主要由整个测试时间所决定，因此，如何在保证测试覆盖率的前提下减少测试向量集长度和配置时间是测试的关键考虑。
2.面向应用的测试过程
面向应用的测试过程是在应用级上的测试，也就是把fpga配置成使用的特定电路来进行测试。面向应用的测试过程有很强的针对性，常用于fpga有特殊性能要求的应用领域。不管是面向制造的测试过程还是面向应用的测试过程，其测试过程都是一个配置器件，施加测试向量的过程。现在对fpga进行测试用的最多的是基于自动测试设备(ate)的测试，在测试过程中都需要用到既与fpga器件相连，又要与ate机相连的硬件电路既适配器。由于fpga本身结构的复杂，目前针对fpga大规模集成电路的配置、测试与调试，很多都使用的分立式适配器，即一种技术需求对应着一套专用夹具。这不仅增加了生产制造成本，延长了生产周期，而且造成操作复杂，耗时延长，并因为频繁换工装夹具造成器件磨损。
技术实现要素：
本发明的目的是针对上述现有技术存在的不足之处，提供一种操作方便，工作效率高，质量损耗小，测试结果准确可靠的fpga大规模集成电路测试与调试适配器。
本发明的上述目的可以通过以下措施来达到，一种epc3c120f484型fpga配置测试/调试适配器，包括：围绕测试插座(1)电连接的配置模式选择电路(2)、接口电路(3)、电源电路(4)、状态显示电路(5)和存储配置电路(6)，其特征在于：存储配置电路(6)中预存储有fpga大规模集成电路的功能配置文件，电源电路(4)在线对待测器件进行加电，配置模式选择电路(2)按照主串配置模式，通过接口电路(3)选择配置接口对待测器件进行编程数据配置，通过状态显示电路(5)指示灯验证待测器件的配置是否正常，编程数据配置完成后即可通过自动测试机(ate)进行功能、性能测试。
本发明相比于现有技术具有如下有益效果。
操作方便，工作效率高，质量损耗小。本发明在存储配置电路(6)中的存储器上，预存储待测器件的配置文件，在测试插座(1)上安装待测器件，按照预先设计的模式，选择好配置模式(2)，对电源电路(4)进行正常加电，通过接口电路(3)选择配置接口直接对待测器件进行配置，即可对待测器件进行配置，其状态可通过状态显示电路(5)表征出来。待测器件被配置完毕后，可与ate相连，完成待测器件的功能与性能测试。在一块测试适配器上，实现在非焊接状态下对待测的fpga大规模集成电路进行装夹。待测器件自由安装，随安随取，不仅加工成本低，操作方便，极大地提高了工作效率，而且减少了因频繁换工装夹具造成的器件磨损与操作时间；通过状态显示电路(5)指示灯对待测fpga的工作情况更好的观察，可以验证fpga器件的配置是否正常，。解决了一个器件多种技术需求，使原本要在三个适配器上实现epc3c120f484型fpga大规模集成电路的配置的功能，用一个工装夹具即可以完成三种功能需求的目标。
本发明实现了一种工装夹具即可以完成配置、测试与调试三种功能的目标。可用于大规模集成电路epc3c120f484型fpga的一体化配置、测试与调试。
附图说明
图1为本发明epc3c120f484型fpga配置/测试/调试适配器的线路结构示意图。
具体实施方式
参阅图1。在以下描述的实施例中，一种epc3c120f484型fpga配置测试/调试适配器，包括：围绕测试插座(1)电连接的配置模式选择电路(2)、接口电路(3)、电源电路(4)、状态显示电路(5)和存储配置电路(6)。存储配置电路(6)中预存储有fpga大规模集成电路的逻辑功能配置文件，电源电路(4)在线对待测器件进行加电，配置模式选择电路(2)按照预先设定的主串配置模式，通过接口电路(3)选择配置接口对待测器件进行逻辑功能配置，通过状态显示电路(5)指示灯验证待测器件的配置是否正常，逻辑功能配置完成后即可通过ate机进行逻辑功能、性能测试。
测试插座(1)为一个484芯插座，484芯插座的包含有msel0、msel1、msel2、msel3配置模式、边界扫描时钟tck、边界扫描数据输出tdo、边界扫描模式选择tms、边界扫描数据输入tdi、配置状态信号nstatus、配置结束信号conf-done、配置起始信号nconfig、使能输入nce、数据输入data、时钟输出dclk、使能输出ncso、串行数据输出asdo端口引脚，其中，配置状态信号nstatus、配置结束信号conf-done、配置起始信号nconfig引脚通过电阻r1、电阻r2和电阻r3电连接3.3v电源。待测epc3c120f484fpga器件引脚按照待测器件左上角标识位置对应484芯插座的左上角位置安装，方向对准后，待测器件的484引脚正好安装在484芯测试插座(1)，从而保证器件管脚定义与插座的管脚定义一致，保证功能与性能测试。
配置模式选择电路(2)通过连线与测试安装插座(1)的msel0～msel4引脚电连接，fpga的配置模式由msel0～msel4管脚上的电平来决定，如msel0～msel4的管脚电平为(0100)则为主串模式，msel0～msel4的管脚电平为(0011)则为从串模式，msel0～msel4的管脚电平为(0000)则为jtag模式，不同的配置模式表示fpga器件以不同的方式加载编程数据到待测器件。本发明可通过跳线实现不同的配置模式。
第一接口电路(3)jtag插座设有10芯插座，jtag插座引脚上分别并联有电阻r5、电阻r6和接地电阻r7，jtag插座通过上述连线相连测试插座(1)的tck、tdo、tms和tdi引脚，从而实现下载编程数据。当上位机通过下载线连接jtag插座时，逻辑功能配置程序写入到fpga里面可进行调试等工作，断电后程序便消失。
第二接口电路(3)as插座设有10芯插座，as插座引脚分别与测试插座(1)的data、dclk、ncso、asdo、conf-done、nconfig引脚电连接，as插座并联有电阻r4与测试插座(1)nce相连。当上位机通过下载线连接as插座时，编程数据写入到flash，flash里的编程数据在断电后不会消失。
电源电路(4)设有5v电源供电的三个稳压器，通过三个稳压器分别输出相应的3.3v,2.5v,1.2v电压，向测试插座(1)相连的3.3v,2.5v,1.2v引脚供电，将电压分别提供给fpga内部需要供电的电路。
状态显示电路(5)包括三条线路，串联发光二极管d1、电阻r12和串联发光二极管d2、电阻r13的线路电连接测试插座(1)的conf-done、nconfig，另一端与3.3v电源相连；串联发光二极管d3、电阻r14，电连接测试插座(1)的nce，另一端接地。状态显示电路(5)通过三个发光二极管来指示，判断fpga器件的下载状态和加载状态是否工作正常。
存储配置电路(6)包括ic2、ic3两个flash芯片，ic2芯片data、dclk引脚电连接有电阻r8、电阻r9与ic3芯片data、dclk引脚电连接有电阻r10、电阻r11进行并联接，电连接测试插座(1)的data、dclk；ic2、ic3芯片ncs、asdi引脚并联后与测试插座(1)的ncso、asdo引脚电相连，存储配置电路(6)ic2、ic3芯片电源引脚通过开关sw1与电源连接。通过人为控制开关sw1，可选择ic2或ic3作为上位机通过下载线连接as插座时，下载编程数据的存储芯片,再由待测fpga上电工作后控制该存储芯片将逻辑功能配置程序写入到fpga芯片内，从而使该芯片具备一定的逻辑功能，进而配合ate机进行功能、性能测试。