本公开属于集成电路
技术领域：
：，涉及一种fpga老炼试验系统及其电路配置方法。
背景技术：
：：fpga具有可编程、高集成度、高速和高可靠性等优点。通过配置器件内部的逻辑功能和输入/输出端口，将原来电路板级别实现的设计放在芯片中进行，提高了电路性能，缩小了电路体积，降低了电路功耗，有效提高了设计的灵活性和效率。目前集成电路已普遍应用于航空、军事、工业等行业中，而其可靠性成为器件广泛应用的一大考虑要素，作为最重要的可靠性试验之一的老炼试验，是一种让产品在应力下工作一段时间以稳定其特性的方法。老炼试验使用的应力需要满足不破坏产品电气性能的前提，能够从一批产品中剔除那些在原材料、设计、生产等方面因潜在不良因素而造成的有缺陷的会早期失效的产品；以此挑出合格的产品，使产品的可靠性得到保障。通过老炼试验，可以有效剔除由工艺缺陷造成的含内在固有缺陷的器件，保证器件的失效率水平满足用户需求。如不开展老炼试验，含有缺陷的器件在使用条件下会出现初期致命失效或早期寿命失效。尤其是对于军工行业、航天行业等对于可靠性要求特别高的行业，老炼试验是一种常用手段，而在可靠性试验中，老炼试验是其中的耗时最长、设计最为复杂的试验。针对fpga进行老炼试验成为保障fpga合格率的一种可选的可靠性试验，相对于其它单片集成电路，fpga具有易失性的特点，需要专门的非易失性器件存储配置信息，fpga工作前需对其进行配置，且芯片断电后功能丢失。而基于fpga的广泛应用，对各种fpga器件进行老炼试验则出现了各种各样的测试系统和方法，不同的测试系统及方法之间可能兼容性较差、繁琐并耗时，那么亟需提出一种具有通用性的fpga老炼试验系统，且系统结构简单、适合工艺化量产。技术实现要素：(一)要解决的技术问题本公开提供了一种fpga老炼试验系统及其电路配置方法，以至少部分解决以上所提出的技术问题。(二)技术方案根据本公开的一个方面，提供了一种fpga老炼试验系统，包括：多个老炼板，置于老炼温箱中，每个老炼板包含：若干个fpga芯片插座以及电源接口；在老炼温箱外还设有晶振，为每个老炼板提供激励；电源分配板，置于老炼温箱外，为每个老炼板提供多路独立的电源；以及配置与监测板，置于老炼温箱外，包含：prom配置芯片；其中，在老炼试验中，若干个待测试的不同的fpga芯片放置于该老炼板中的fpga芯片插座中，通过配置与监测板的prom配置芯片控制一个prom以被动串行模式同时配置该若干个不同的fpga芯片。在本公开的一些实施例中，配置与监测板还包括：led指示灯，用于实时监测每个fpga芯片的工作状态，在被动串行模式的配置方式下，一组fpga芯片中的任何一个fpga出现异常，led指示灯便会指示出错误。在本公开的一些实施例中，对给电源分配板供电的电源设置输出电流最大值，以防止出现短路引起芯片烧毁。在本公开的一些实施例中，电源分配板为每个老炼板提供三路独立的电源，这三路独立的电源分别为：内核电压(vccint)、io电压(vcco)以及辅助电压(vccaux)。在本公开的一些实施例中，若干个不同的fpga芯片具有相同的封装，在控制一个prom以被动串行模式同时配置该若干个不同的fpga芯片时，根据fpga芯片的需求对配置电路进行适应性更新。根据本公开的另一个方面，提供了一种fpga老炼试验系统的电路配置方法，包括：设计fpga老炼功能电路，最大覆盖fpga器件内部的双极随机存取存储器(bram)、数字信号处理(dsp)、输入输出(io)、d类型触发器(dff)及显示查找表(lut)的资源；通过内插环振电路对器件结温进行测量，保证老炼过程中结温达到规定值，且不发生过老炼；采用被动串行模式对fpga芯片进行配置，通过晶振提供老炼电路激励输入；以及通过配置与监测板对老炼过程中器件状态进行监测。在本公开的一些实施例中，内插环振电路对器件结温进行测量，保证老炼过程中结温达到规定值，且不发生过老炼，包括：根据当前的配置码流确定能插入测温电路的空余位置并插入多组测温电路，并将修改后的码流配置到待测的fpga中；在复位信号有效时，环振使能端和频率计数器的使能端均处于使能无效状态，待复位信号放开后，测温电路开始工作，使能产生计数器开始在外部时钟的驱动下计数，同时让环振使能端有效；当使能产生计数器的值计到某一预定值时，让频率计数器的使能端有效，频率计数器在环振输出时钟的驱动下计数；当使能产生计数器的值计到大于某一预定值的另一预定值时，让环振使能端和频率计数器的使能端均无效，此时根据频率计数器中的计数值和外部时钟的频率计算出环形振荡器的振荡频率；以及配置与监测板根据收到的频率计数器的计数值计算出当前测温电路所在位置的温度，同时利用频率计数器的使能端的边沿触发使得复位信号有效，测温电路停止工作。在本公开的一些实施例中，根据内插环振电路对器件结温进行测量的结果来对老炼电路的输入时钟工作频率进行反馈修改与迭代优化。在本公开的一些实施例中，设计的fpga老炼功能电路满足：在bram中实现最大位宽的ram数据存储与读取；在dsp中实现最大位宽的乘法运算；在dff与lut中实现四输入异或功能；以及除激励输入信号外，其余所有用户输入/输出管脚(userio)通过印刷电路板(pcb，printedcircuitboard)轨线与fpga内部配置形成一条扫描链。在本公开的一些实施例中，采用被动串行模式对fpga芯片进行配置是同时对多个fpga芯片进行配置，以节省所需非易失性存储器件的数量。(三)有益效果从上述技术方案可以看出，本公开提供的fpga老炼试验系统及其电路方法，具有以下有益效果：(1)通过在老炼试验系统中设置配置与监测板，该配置与监测板包括prom配置芯片，采用一个prom在被动串行模式下同时进行多个fpga芯片的配置，配置的方式包括片外时钟源、单片机或daisy-chain等，可根据fpga芯片的需求对配置电路进行适应性更新，适用于相同封装的不同fpga芯片，具有通用性，且节省了所需非易失性存储器件的数量；(2)对给电源分配板供电的电源设置输出电流最大值，防止可能的短路引起芯片烧毁；并且配置与监测板中能够实时监测一组串行模式下fpga芯片的实际工作状态，只要有其中一个fpga芯片发生故障，便能进行指示，便于进行故障诊断并重新上电；双管齐下，保障了老炼系统和被测试器件的安全性；(3)通过prom配置方式结合内插环振电路的方法对fpga器件内部结温进行实时的精确测试，据此对输入时钟工作频率进行反馈修改与迭代优化，以达到老炼要求结温，实现有效老化的目的；以及(4)针对fpga器件内置ip核丰富的特点，设计了老炼电路，并通过器件结温计算，合理确定老炼电路工作频率，老炼板引出端少，与温箱外的连线结构简单方便。附图说明图1为根据本公开实施例fpga老炼试验系统的硬件结构示意图。图2为根据本公开实施例老炼板的硬件系统结构框图。图3为根据本公开实施例fpga老炼试验系统的配置电路示意图。图4为根据本公开实施例被动串行模式下的配置时序图。图5为根据本公开实施例环振测温电路原理图。【符号说明】10-电源；20-电源分配板；30-配置与监测板；40-老炼板；50-老炼温箱。具体实施方式本公开提供了一种fpga老炼试验系统及其电路配置方法，基于可编程只读存储器(prom，programmableread-onlymemory)配置方式，采用被动串行配置模式，通过温箱外的配置与监测板对fpga进行配置，老炼过程中的器件状态可以实时监测；针对fpga器件内置ip核丰富的特点，设计了老炼电路，并通过器件结温计算，合理确定老炼电路工作频率，老炼板引出端少，与温箱外的连线结构简单方便；该老炼试验系统，可根据fpga芯片的需求对配置电路进行适应性更新，适用于相同封装的不同fpga芯片，具有通用性；且对给电源分配板供电的电源设置输出电流最大值，防止可能的短路引起芯片烧毁，加上对器件状态的实时监测双重保障了老炼系统和被测试器件的安全性。为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。本公开提供的fpga老炼试验系统采用了多片fpga同时配置的方法，也节省所需非易失性存储器件的数量，同时引入了状态监测系统和安全保证措施，对老炼过程中的芯片状态进行监测。在确定老炼应力方面，采用了通过内插环振电路确定器件工作频率的方法。在本公开的第一个示例性实施例中，提供了一种fpga老炼试验系统。图1为根据本公开实施例fpga老炼试验系统的硬件结构示意图。图2为根据本公开实施例老炼板的硬件系统结构框图。结合图1和图2所示，本公开的fpga老炼试验系统，包括：多个老炼板40，置于老炼温箱50中，每个老炼板40包含：若干个fpga芯片插座、电源接口以及晶振，为老炼板40提供激励；电源分配板20，置于老炼温箱50外，为每个老炼板40提供多路独立的电源；以及配置与监测板30，置于老炼温箱50外，包含：电源接口、prom配置芯片以及led指示灯，用于实时监测每个fpga芯片的工作状态；其中，在老炼试验中，若干个不同的fpga芯片放置于该老炼板40中的fpga芯片插座中，通过配置与监测板30的prom配置芯片控制一个prom以被动串行模式同时配置该若干个不同的fpga芯片。下面结合附图来详细介绍本公开fpga老炼试验系统的各个部分。参照图2所示，本实施例中，老炼板40包含9个fpga芯片插座、电源接口以及为老炼板提供激励的晶振。参照图1所示，本实施例中，配置与监测板30包含的电源接口与电源10相连接；这里的电源可以和电源分配板20共用一个电源，也可以采用独立的其它电源，只要起到供电作用的电源即可，为了简便，附图中以同一个附图标记进行说明。参见图2所示，配置与监测板30还包括prom配置芯片，通过一个prom配置芯片便可以实现对9个不同fpga芯片的同时配置，这里的fpga芯片具有相同的封装，但是内部电路结构是不同的，如此便节省了所需非易失性存储器件的数量，并且提高了配置效率。参见图2所示，本实施例中，配置与监测板30还包括实时监测每个fpga芯片的工作状态的led指示灯，由于配置与监测板30的prom配置芯片控制一个prom以被动串行模式同时配置个不同的fpga芯片，本实施例中，每3个不同的fpga芯片作为一组，形成一条链的结构，以被动串行模式进行配置，如图2中所示，共有3组配置信号同时配置到这9个不同的fpga芯片中，每组fpga芯片对应的结果输出至led指示灯，那么只要其中一个fpga芯片出现异常，led指示灯便会指示出错误，则通过led指示灯可以实时监测所有fpga芯片的实际工作状态。参照图2所示，激励输入端包括din与rst_b。其中，din为数据输入激励，优选的，din为幅值固定的方波信号，有利于节省存储空间；rst_b为电路复位信号。逻辑输出端为dout，三只芯片为一组，第一只芯片的dout端引至第二只芯片的din端，第二只芯片的dout端引至第三只芯片的din端，第三只芯片的dout端引至温箱外并与监测板上的led指示灯相连，据此监测fpga内部的工作状态。图3为根据本公开实施例fpga老炼试验系统的配置电路示意图。结合图2和图3对fpga老炼试验系统的内部电路配置进行详细介绍。针对fpga的硬件系统设置，考虑到老炼试验的试验程序尽可能最大覆盖fpga器件内部的双极随机存取存储器(bram，biopolarrandomaccessmemory)、数字信号处理(dsp，digitalsignalprocessing)、输入输出(io，input-output)、d类型触发器(dff，d-typeflip-flop)及显示查找表(lut，look-up-table)等资源：在bram中实现最大位宽的ram数据存储与读取；在dsp中实现最大位宽的乘法运算；在dff与lut中实现四输入异或功能；结合图2、图3所示，除激励输入信号外，其余所有userio通过pcb轨线与fpga内部配置形成一条扫描链，io扫描链的输出为dout。fpga采用被动串行配置模式，与配置芯片prom的信号连接方式参见图3所示，本实施例中，以xcf32p作为prom配置芯片对fpga进行配置。输入激励信号包括两路：一路时钟输入信号；一路电路复位信号，低电平有效，这里在图3中对应的是prog_b，表示配置逻辑同步复位信号，低电平有效。配置时钟(cclk)由晶振提供，done管脚和init_b管脚需接上拉电阻。逻辑输出信号：1位标志数据输出信号，该信号输出后接led指示灯，在试验过程中对fpga的工作状态进行实时监测。userio分为三部分，一部分为激励输入端、一部分为逻辑输出端，另一部分为io链，其中io链详见上文中对逻辑输出端的介绍，这里不再赘述。本实施例中，所有输出io均配置为lvttl协议，选择最大电流驱动能力。参照图1所示，电源分配板20与电源10相连，为老炼板40提供多路独立的电源，本实施例中，以常见的fpga的电源需求进行举例说明，参见图3所示，电源分配板20为老炼板40提供独立的三路电源，这三路电源分别为内核电压(vccint)、io电压(vcco)以及辅助电压(vccaux)，其对应的电压值分别为：1.5v、3.3v、3.3v。优选的，为保证老炼系统和被测器件的安全性，对给电源分配板20供电的电源10设置输出电流最大值，防止可能的短路引起芯片烧毁。图4为根据本公开实施例被动串行模式下的配置时序图。在串行配置模式下，fpga在每个cclk周期中装载1个配置位。prog_b为配置逻辑同步复位信号，低电平有效，init_b升高后开始进行配置，done为配置完成标识信号。在被动串行模式下，fpga的cclk管脚由片外时钟源来驱动，fpga还可以由其他逻辑来进行配置，比如单片机或者是以daisy-chain方式进行配置。本实施例中，置于该fpga老炼试验系统中的fpga的老炼试验条件如下：老炼电压：vccint为1.5v，vcco为3.3v，vccaux为3.3v；老炼温度：125±5℃；老炼时间：240h；输入端要求：输入端使用晶振提供的方波信号，占空比为40％～60％；输出端要求：配置为lvttl协议，选择24ma驱动能力；输入信号要求：方波，占空比为40％～60％；幅度：vih应在2v到3.6v范围内，vil应在0v到0.8v范围内，转换时间t小于等于250ns；r应为1×(1±10％)kω范围内。当然，进行具体老炼试验的参数还需结合fpga芯片的实际工作应力承受范围、试验的具体环境等进行适应性设置，上述老炼试验条件仅作为举例说明。在本公开的第二个示例性实施例中，提供了一种fpga老炼试验系统的电路配置方法，包括：设计fpga老炼功能电路，最大覆盖fpga器件内部的bram、dsp、io、dff及lut资源；通过内插环振电路对器件结温进行测量，保证老炼过程中结温达到规定值，且不发生过老炼；采用被动串行模式对fpga芯片进行配置，通过晶振提供老炼电路激励输入；以及通过配置与监测板对老炼过程中器件状态进行监测。本实施例中，设计fpga老炼功能电路最大覆盖fpga器件内部的bram、dsp、io、dff及lut资源包括：在bram中实现最大位宽的ram数据存储与读取；在dsp中实现最大位宽的乘法运算；在dff与lut中实现四输入异或功能；除激励输入信号外，其余所有userio通过pcb轨线与fpga内部配置形成一条扫描链。本实施例中，内插环振电路对器件结温进行测量以实现对输入时钟工作频率进行反馈修改与迭代优化。本实施例中，采用被动串行模式对fpga芯片进行配置是对多个不同的fpga芯片同时配置，节省了配置芯片的数量，即所需非易失性存储器件的数量大大减少。对于军级和宇航级fpga器件，内部结温通常要求达到145℃。为保证老炼过程中器件的结温达到规定值，且不发生过老炼，需要对老炼过程中的器件实际结温进行测量，据此对输入时钟工作频率进行反馈修改与迭代优化。下面介绍在利用该fpga老炼试验系统进行测试时，对于温度的实时测试手段。针对该fpga老炼试验系统，本公开提出了在该fpga老炼试验系统中通过内插环振电路的方法进行老炼结温的实时测试。为保证温度测试的准确性，并抑制电源电压对环振振荡频率影响，设定反相器级数为25，如图中示意的反相器所示。为避免插入的测温电路自身产热造成的温度影响，通常只让测温电路运行相对较短的一段时间。图5为根据本公开实施例环振测温电路原理图。参照图5所示，利用内插环振电路监测老炼结温的测试方案如下：(1)根据当前的配置码流确定可以插入测温电路的空余位置，插入多组测温电路，并将修改后的码流配置到待测的fpga中。每个测温电路的工作原理均一致。(2)在复位信号reset有效时，环振使能端ring_enable和频率计数器的使能端capture_enable均处于使能无效状态。待复位信号reset放开后，测温电路开始工作，使能产生计数器开始在外部时钟的驱动下计数，同时让ring_enable有效。(3)当使能产生计数器的值计到1023时，让capture_enable有效，频率计数器在环振输出时钟clk_out的驱动下计数。为了确保环振有足够的时间起振，保留使能产生计数器从0计数到1024充足的时间裕量。(4)当使能产生计数器的值计到2047时，让capture_enable和ring_enable均无效。此时根据频率计数器中的计数值和外部时钟的频率即可计算出环形振荡器的振荡频率。(5)配置与监测板根据收到的频率计数器的计数值计算出当前测温电路所在位置的温度。同时利用capture_enable的边沿触发使得复位信号reset有效，测温电路停止工作。这里的使频率计数器的使能端有效的计数值(本实施例的1023)和让环振使能端ring_enable和频率计数器的使能端capture_enable均无效的计数值(本实施例的2047)仅作为较优示例进行说明，在具体操作中，可以根据实际情况进行合理设置。当然，为避免插入的测温电路自身产热造成的温度影响，通常只让测温电路运行相对较短的一段时间，在设置计数的时候也需考虑此条件。综上所述，本公开提供了一种fpga老炼试验系统及其电路配置方法，通过在老炼试验系统中设置配置与监测板，该配置与监测板包括prom配置芯片，采用一个prom在被动串行模式下同时进行多个fpga芯片的配置，配置的方式包括片外时钟源、单片机或daisy-chain等，可根据fpga芯片的需求对配置电路进行适应性更新，适用于相同封装的不同fpga芯片，具有通用性，且节省了所需非易失性存储器件的数量；对给电源分配板供电的电源设置输出电流最大值，防止可能的短路引起芯片烧毁；并且配置与监测板中能够实时监测一组串行模式下fpga芯片的实际工作状态，只要有其中一个fpga芯片发生故障，便能进行指示，便于进行故障诊断并重新上电；双管齐下，保障了老炼系统和被测试器件的安全性；通过prom配置方式结合内插环振电路的方法对fpga器件内部结温进行实时的精确测试，据此对输入时钟工作频率进行反馈修改与迭代优化，以达到老炼要求结温，实现有效老化的目的；以及针对fpga器件内置ip核丰富的特点，设计了老炼电路，并通过器件结温计算，合理确定老炼电路工作频率，老炼板引出端少，与温箱外的连线结构简单方便。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。当然，本领域内一般技术人员也可以根据功能的需要，添加相应的功能模块，在此不作赘述。再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。当前第1页12当前第1页12