对多通道金属屏蔽布线层进行完整性检测的电路及方法与流程

本发明是关于安全芯片设计领域，特别是关于一种对多通道金属屏蔽布线层进行完整性检测的电路及方法。

背景技术

近年来，在集成电路领域，芯片的安全防护越来越受到重视。一种常见的防护手段是在芯片的顶层金属层构造密集的金属防护网络，通过对金属网络的完整性状态进行检测来判断是否受到外部攻击。因此，如何快速并准确地检测金属屏蔽网络的完整性，对于芯片安全领域具有重要的研究及应用价值。

目前，金属屏蔽网络完整性检测方法一般分为被动检测方式及主动检测方式。被动检测方式通过使用信号放大电路来被动探测金属防护结构的电容值、电阻值等电学参数的变化，进而判定物理攻击。主动式检测方式采用向传感网络层注入流密码的方式来进行防护，通过信号的等效性检查来判定防护层的开路、断路进而检测物理攻击。主动式检测方式可由全数字实现，工艺迁移性好，噪声容限与鲁棒性高，因此获得了广泛的应用。

金属屏蔽网络覆盖于芯片顶层金属层，金属走线较长。当空间电磁场变化较为剧烈时，金属走线内信号极易受空间电磁场干扰而出现错误。现有主动式检测技术多为单bit码值比较，一旦走线内信号受干扰，将出现误报警情况，导致芯片错误执行安全保护行为。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现要素：

本发明的目的在于提供一种对多通道金属屏蔽布线层进行完整性检测的电路及方法，其能够准确地检测多通道金属屏蔽布线层是否受到攻击，避免走线内信号干扰造成的误判。

为实现上述目的，本发明提供了一种对多通道金属屏蔽布线层进行完整性检测的电路，该电路包括随机数产生电路和信号比对电路。随机数产生电路用于产生随机数序列，随机数序列中的每一路随机数均通过两个传输通道进行传输，所述两个传输通道分别为所述多通道金属屏蔽布线层和所述芯片的下层金属线；信号比对电路与所述两个传输通道均相连，用于对所述两个传输通道输入至所述信号比对电路的随机数信号进行比对，若随机数产生电路产生的某一路随机数分别经由所述两个传输通道输出到信号比对电路的两个信号相同则认为比对成功，反之，若所述两个信号不同，则认为比对失败，当比对失败的次数超过一定数值，则认为该芯片的多通道金属屏蔽布线层受到攻击并产生报警信号。

在一优选的实施方式中，所述随机数产生电路包括反馈移位寄存器，该反馈移位寄存器由多个d触发器串联组成，第1级d触发器的输入端接最后一级d触发器的正输出端，其余d触发器的一部分d触发器的输入信号由上一级d触发器的正输出端提供，其余d触发器的另一部分d触发器的输入信号由上一级d触发器的正输出端和最后一级d触发器的正输出端异或后提供，该另一部分触发器的数量与所述多通道金属屏蔽布线层的通道数量相同，该另一部分的每个触发器输出的每路随机数组成所述随机数序列。

在一优选的实施方式中，所述信号比对电路包括多个比对模块，所述比对模块的数量与所述多通道金属屏蔽布线层的通道数量相同，每个比对模块包括两个输入端和一个输出端，某一路随机数分别经由所述两个传输通道输出到某个比对模块的各个输入端内进行比对，若比对结果异常，则该比对模块输出报警信号。

在一优选的实施方式中，所述每个比对模块还包括：一组d触发器、异或门、累加器、阈值判断模块。一组d触发器用于采样所述两个传输通道输出的随机数；异或门的输入端与该组d触发器的输出端相连，用于对采样到的随机数进行异或；累加器的输入端与所述异或门的输出端相连，用于对异或结果进行累加；阈值判断模块的输入端与所述累加器的输出端相连，用于判断累加结果是否超过阈值，若超过阈值则输出报警信号。

在一优选的实施方式中，所述信号比对电路还包括与门，所有的比对模块的输出端作为所述与门的输入，当某个比对模块输出报警信号则所述与门输出报警信号。

本发明还提供了一种对多通道金属屏蔽布线层进行完整性检测的方法。该方法包括：生成随机数序列；随机数序列中的每一路随机数均通过两个传输通道进行传输，所述两个传输通道分别为所述多通道金属屏蔽布线层和所述芯片的下层金属线；对同一路随机数经过所述两个传输通道输出的一组随机数信号进行比对，若该组信号相同则认为比对成功，反之，若所述该组信号不同，则认为比对失败，当比对失败的次数超过阈值，则认为该芯片的多通道金属屏蔽布线层受到攻击并产生报警信号。

在一优选的实施方式中，该方法还包括：在生成随机数序列前提供随机数产生电路，该随机数产生电路包括反馈移位寄存器，该反馈移位寄存器由多个d触发器串联组成，第1级d触发器的输入端接最后一级d触发器的正输出端，其余d触发器的一部分d触发器的输入信号由上一级d触发器的正输出端提供，其余d触发器的另一部分d触发器的输入信号由上一级d触发器的正输出端和最后一级d触发器的正输出端异或后提供，该另一部分触发器的数量与所述多通道金属屏蔽布线层的通道数量相同，该另一部分的每个触发器输出的每路随机数组成所述随机数序列。

在一优选的实施方式中，该方法还包括：在提供随机数产生电路后并在生成随机数序列前，对所述随机数产生电路中的所有d触发器置位，使得所有触发器输出均为1。

在一优选的实施方式中，对同一路随机数经过所述两个传输通道输出的随机数信号进行比对包括：提供多个比对模块，该比对模块的数量与所述多通道金属屏蔽布线层的通道数量相同，每个比对模块包括一组d触发器、异或门、累加器、阈值判断模块，该组d触发器的输入端与所述两个传输通道的输出端相连，所述异或门的两个输入端与该组d触发器的两个输出端相连，所述累加器的输入端与所述异或门的输出端相连，所述阈值判断模块的输入端与所述累加器的输出端相连；每个比对模块的d触发器在由多个时钟周期组成的一个比对周期内对相应的两个传输通道的一组输出信号进行采样，若采样到的一组输出信号相同，则异或门输出0，比对成功，否则异或门输出0，比对失败，累加器对所述比对的结果进行累加，所述阈值判断模块判断累加结果是否超过阈值，超过阈值则比对模块输出报警信号。

在一优选的实施方式中，所述随机数产生电路的d触发器均由时钟下降沿触发，所述比对模块的d触发器均由时钟上升沿触发，时钟半周期时间大于随机数产生电路保持时间thold、走线时延时间tdealy与所述信号比对电路建立时间tsetup三者之和。

与现有技术相比，根据本发明的对多通道金属屏蔽布线层进行完整性检测的电路及方法对多根布线形成的金属屏蔽防护网络，设计了一种多通道主动检测电路，该电路结构通过随机数产生电路向金属网络起点中注入随机数序列，在金属网络的终点处通过信号比对电路监测随机数序列的一致性。通过设置冗余安全阈值，当一定周期内比对失败次数超过冗余安全阈值时，才触发报警行为，从而保证了报警信号的准确性。

附图说明

图1是根据本发明一实施方式的对多通道金属屏蔽布线层进行完整性检测的主体电路示意图；

图2是根据本发明一实施方式的随机数产生电路示意图；

图3是根据本发明一实施方式的比对模块示意图；

图4是根据本发明一实施方式的比对模块检测周期示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

本发明针对多根布线形成的金属屏蔽防护网络，设计了一种多通道主动检测电路，该电路结构向金属网络起点中注入随机码流，在终点处监测比对码流的一致性。通过设置冗余安全阈值，当一定周期内比对失败次数超过冗余安全阈值时，才触发报警行为，从而保证了报警信号的准确性。

图1是根据本发明一实施方式的对多通道金属屏蔽布线层进行完整性检测的主体电路示意图。该主体电路结构包括随机数产生电路和信号比对电路。

随机数产生电路用于产生多路伪随机数，每路伪随机数各不相同。每一路伪随机数都通过两种方式传递至信号比对电路，一种方式通过待检测的顶层金属布线将信号传至比对电路，另一种方式通过下层金属走线将信号直接传至比对电路。信号比对电路含多个比对模块，每个比对模块分别对两种方式传递的伪随机数进行对比分析。

以32通道待检测的金属屏蔽布线层为实施例进行说明。

图2是根据本发明一实施方式的随机数产生电路示意图。可选地，随机数产生电路由线性反馈移位寄存器(lfsr)构成。lfsr由64个d触发器串联组成，每级d触发器由时钟信号clk下降沿触发。第1级d触发器d1输入端接最后一级d触发器d64的正输出端q64，第2级到第64级d触发器的输入端通过两种方式提供：方式1，由上一级d触发器的正输出端提供；方式2，由上一级d触发器的正输出端与第64级d触发器的正输出端q64异或后提供。方式1与方式2可自由组合，但需保证，以方式2作为输入的d触发器总数为32个。如图2所示的具体实施例中，第2级d触发器采用方式2作为输入，以第1级d触发器正输出端q1与第64级d触发器的正输出端q64异或后的信号作为输入信号。第3级d触发器采用方式1作为输入，由第2级d触发器的正输出端q2信号作为输入信号。第4级和第63级采用方式2作为输入。采用方式2作为输入的每一级d触发器的正输出端，产生1路随机序列，由于以方式2作为输入的d触发器总数为32个，故共产生32路无明显相关性质的伪随机序列，以channel1、channel2至channel32分别代表32路伪随机序列。每一路随机序列都分别通过待测的顶层金属线和下层金属线传输到对应的比对模块。在实际应用中，lfsr随机数产生器可根据实际需求调节d触发器总级数与采用方式2输入的d触发器数目。只有采用方式2输入的d触发器的输出才能用于信号比对，因此金属屏蔽布线通道数应与采用方式2输入的d触发器数目相同。lfsr随机数产生器产生的伪随机数周期与其d触发器总级数成正相关，故为实现较好的随机性，需要保证d触发器总级数大于等于采用方式2输入的d触发器数目。

相应地，比对电路由32个结构完全相同的比对模块及一个32输入与门构成。每个比对模块具有两个输入端及一个输出端。由随机数产生电路产生的32路伪随机序列，每一路随机序列都分别通过待测的顶层金属线和下层金属线传输到对应的比对模块的两个输入端。所有比对模块的输出端都连接至32输入与门的输入端。与门的输出端即为比对结果。图2所示实施例中，以第1比对通路加以说明。第1比对通路由伪随机序列channel1、顶层金属线1、下层金属线1和比对模块1构成。第二级d触发器正输出端q2产生伪随机序列channel1，分别通过顶层金属线1和下层金属线1接至比对模块1的两个输入端com1_0和com1_1，比对模块1的输出端alarm1连接至32输入与门的一个输入端。其他比对通路结构，同第1比对通路类似。

32个比对模块结构完全相同。以如图3所示的比对模块1为例，对其结构加以说明。比对模块1包括两个d触发器，均由时钟clk的上升沿触发，两个d触发器的正输出端d_com1_0和d_com1_1分别连至一个二输入异或门xor的两个输入端，该异或门的输出端xout连接至累加器的输入端，累加器输出连接至阈值判断模块，阈值判断模块的输出alarm1即为该比对模块的比对结果输出。在时钟clk上升沿，两个d触发器分别采样从顶层金属线1和下层金属线1输入的伪随机数，并输出至异或门。若顶层金属线1完整未被修改，则其上通过的伪随机数与下层金属线1中的伪随机数相同，则异或门一直保持输出0。若顶层金属线1被修改，则其上通过的伪随机数与下层金属线1中的伪随机数不相同，异或门将输出1。采用累加器对输出1的个数计数，当累加器输出达到阈值时，阈值判断模块将输出alarm1高电平报警信号。

基于上述电路结构，本发明还提供了一种芯片多通道金属屏蔽布线层的完整性检测方法。芯片中涉及需要检测的金属网络的两端分别连接至随机数产生电路的其中一路输出以及信号比对电路中比对模块的一路输入。随机数产生电路的同一路输出通过下层金属分支传输至同一个比对电路的另一个输入端。在一实施方式中，具体的检测方法如下：

工作初始阶段，对lfsr随机数产生器中的所有d触发器置位，使随机数产生器中的所有d触发器输出为1，以避免由于异或门反馈电路输入输出均为零导致的死循环。其后lfsr产生随机数序列。

随机数序列经过下层金属分支传至比对电路的一个输入端，而通过待检测金属网络传输的随机数序列，会存在一定的延迟，在时钟上升沿之前一段时间将到达比对电路输入端。为保证检测信号的有效性，时钟半周期时间需要大于随机数产生电路保持时间thold、走线时延时间tdealy与信号比对电路建立时间tsetup三者之和，即t/2>thold+tdealy+tsetup。如图4所示，以channel1为例，对比对过程加以说明。每条检测通路都单独进行信号比对。比对模块在每个时钟周期上升沿对两个输入端信号进行采样，每8个时钟周期为一个比对周期，采样得到8bit数据。连续三个比对周期，构成一个检测周期，一个检测周期采样得到3*8bit数据。每个比对周期内，分别依次对8bit的每一位进行下层金属线与待测顶层金属线的中通过的伪随机信号一致性比对，若顶层金属线完整未被修改，则其上通过的伪随机数与下层金属线中的伪随机数相同，若被修改则不同。信号相同则比对成功，异或门输出0，否则比对失败则输出1。采用累加器对比对结果进行累加，若累加值超过2，则认为此比对周期内受到了攻击；若累加值等于1或2，则认为受到外界干扰；若累加值等于0，则认为正常。连续3次比对周期，若都认为受到攻击，则判定受到了攻击，比对电路输出高电平报警信号，否则输出低电平正常信号。

如图4所示的实施例中，第1个比对周期，出现1bit比对失败，认为是受到干扰，后3个比对周期出现3bit以上比对失败，认为受到攻击。比对周期1、2、3构成的检测周期1，由于比对周期1正常，不产生报警信号。比对周期2、3、4构成的检测周期2，由于都认为受到攻击，则产生报警信号。

所述对多通道金属屏蔽布线层进行完整性检测的系统及方法适用于对芯片的大规模金属屏蔽网络进行准确快速地完整性检测，并输出数字化的检测结果，便于芯片应对攻击执行相应防护措施。并且全数字实现，工艺迁移性好。另外还具有容错机制，能够避免一些外部干扰引起的误报警。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。