一种适用于大脉宽信号脉冲压缩的FPGA实现方法与流程

本发明涉及雷达信号处理的技术领域，具体地说，是涉及一种适用于大脉宽信号脉冲压缩的fpga实现方法。

背景技术：

自20世纪50年代末以来，随着飞行技术的快速发展，飞机、导弹、卫星等飞行设备均采用雷达作为控制和探测的方法之一，同时在雷达的作用距离、距离分辨率、测量精度等性能方面提出了越来越严格的要求，根据雷达信号处理理论，在普通脉冲雷达中，作用距离和距离分辨率之间存在着不可调和的矛盾。

脉冲压缩因能解决目标的探测距离和距离-分辨力之间的矛盾而成为了一项重要的技术，脉冲压缩技术是匹配滤波理论和相关接收理论的一个很好的实际应用，它的提出很好的解决了这样的一个问题：在发射端发射大时宽、带宽信号，以提高信号的速度测量精度和速度分辨力，而在接收端，将宽脉冲信号压缩为窄脉冲，以提高雷达对目标的距离分辨精度和距离分辨力。对于硬件实现脉冲压缩技术大概经历几个阶段，从模拟的脉冲压缩到以dsp器件为核心的数字脉冲压缩，再到以现场可编程门阵列fpga器件为核心的数字脉冲压缩，模拟的脉冲压缩因具有抗干扰能力差，控制方式不灵活等缺点，而被数字脉冲压缩所取代，以dsp器件为核心的脉冲压缩方案，由于实现数字信号算法效率低、速度慢、延迟大等缺点，也逐步被以fpga为核心的脉冲压缩方案取代，fpga是一种可由用户编程来实现所需逻辑功能的数字集成电路器件，它实现算法的性能指标在一定程度上取决于用户的算法设计和实现方案，早先，fpga的出现只是为了取代传统的数字逻辑电路，但随着它易于实现并行运算等优良性能越来越明显，使用fpga来实现各种信号处理算法已经逐渐成为一种发展趋势。

脉冲压缩即匹配滤波的过程，设线性调频信号为：

s(t)＝cos(2πf0t+μt²/2)(-τ/2≤t≤τ/2)

以采样率fs采样得到的数字信号s(n)(0≤n≤n-1)，匹配滤波器响应理论，设匹配压缩滤波器的单位冲击响应为h(n)，则匹配滤波器的输出信号为：

y(n)＝s(n)*h(n)

其中，h(n)＝s^*(n-1-n)(0≤n≤n-1)，进而可得线性调频矩形脉冲信号匹配滤波器的输出信号为：

如图2所示，时域数字脉冲压缩的原理。

技术实现要素：

对现有技术中的上述不足，本发明提供的一种适用于大脉宽信号脉冲压缩的fpga实现方法，减少了大脉宽信号脉冲压缩时对硬件资源的需求的问题，实现了在fpga中大脉宽信号的脉冲压缩功能。

为了达到以上目的，本发明采用的技术方案为：

本方案提供一种适用于大脉宽信号脉冲压缩的fpga实现方法，包括如下步骤：

(s1)将采集后的脉冲回波信号，经过下变频传送至fft模块进行fft处理,得到两路频域信号；

(s2)将得到的两路频域信号与fpga芯片内rom中存储的样本分别共轭相乘；

(s3)将相乘之后的结果经ifft变换至两路时域信号，再将两路时域信号合成一路，从而完成频域脉冲压缩。

进一步地，所述(s1)中，对脉冲回波信号进行fft处理，包括如下步骤：

(a1)将采集到的脉冲回波信号，经下变频得到时域基带信号；

(a2)将得到的时域基带信号变换到频域，从而得到两路频域信号。

再进一步地，所述(a2)中将得到的时域基带信号变换到频域，其具体为通过调用fpga芯片内部集成的fft模块，对脉冲回波信号流水做n点快速傅里叶变换，得到两路频域信号，其中，第二路快速傅里叶变换的起点相比第一路快速傅里叶变换的起点延后n/2点，n为快速傅里叶变换的点数。

再进一步地，所述(s2)中，fpga芯片内rom中存储的样本为将发射信号变换到频域之后的值，所述值的计算公式如下：

s＝fft(h)

其中，所述s为fpga芯片内rom中存储的样本，h表示发射的脉冲信号样本，fft(·)为快速傅里叶变换。

再进一步地，所述(s2)中的共轭相乘，其表达式如下：

g＝s1·conj(s)

其中，g表示共轭相乘的结果，s1表示脉冲回波信号的快速傅里叶变换，s为fpga芯片内rom中存储的样本，conj(·)表示取共轭计算。

再进一步地，所述(s3)中的经ifft变换，其表达式如下：

y(n)＝ifft(g(n))

其中，所述y(·)表示频域脉冲压缩输出信号，n表示数据的点数，g(.)表示共轭相乘的结果，ifft(·)为快速傅里叶逆变换。

再进一步地，所述(s3)中将相乘之后的结果经ifft变换至两路时域信号，其具体为调用fpga芯片内部集成的ifft模块，对两路频域信号共轭相乘的结果流水做n点快速傅里叶逆变换，从而得到两路时域信号。

再进一步地，所述经ifft变换至两路时域信号，其计算公式如下：

y1＝ifft(g1)

y2＝ifft(g2)

其中，所述y1，y2表示两路共轭相乘结果快速傅里叶逆变换输出，g1,g2表示两路共轭相乘的结果，ifft(·)为快速傅里叶逆变换。

再进一步地，所述(s3)中两路时域信号合成一路，其具体为选择第一路时域信号的前n/2个点作为最终输出的前n/2点，选择第二路时域信号的前n/2点作为最终输出的后n/2点，以实现n点信号的输出，其中，n为快速傅里叶变换及逆变换的点数。

本发明的有益效果：

(1)本发明中通过采用频域脉冲压缩技术实现大脉宽信号的脉冲压缩功能，只需要调用fpga内嵌的fft及ifftip核，不仅使得大时宽、大带宽的信号脉冲压缩可以在fpga中实现，还减少大脉宽信号脉冲压缩时对硬件资源的需求；

(2)本发明中通过设计两路fft，以此相互补充，消除了一路fft带来的信号截断隐患，避免了当只有一路信号做fft时，若回波信号刚好落在两段fft之间会造成信号的截断，破坏信号完整性进而影响检测，从而提高了检测的准确性；

(3)本发明中通过设计两路ifft快速傅里叶逆变换处理，保证了信号不会被截断，从而有效地保证了信号的完整性。

附图说明

图1为本发明的方法流程图。

图2为背景技术中的时域数字脉冲压缩的原理图。

图3为本发明中的fft流水示意图。

图4为本发明中的fft输出结果与本地样本相乘示意图。

图5为本发明中的ifft变换及数据拼接示意图。

图6为时域脉冲压缩的一种结果示意图。

图7为本发明中的频域脉冲压缩的一种结果示意图。

图8为时域脉冲压缩的另一种结果示意图。

图9为本发明中的频域脉冲压缩的另一种结果示意图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

实施例1

如图1所示，本发明提供了一种适用于大脉宽信号脉冲压缩的fpga实现方法，其实现方法为如下步骤：

(s1)将采集后的脉冲回波信号，经过下变频传送至fft模块进行fft处理,得到两路频域信号；

所述(s1)中，如图3所示，对脉冲回波信号进行fft处理，包括如下步骤：

(a1)将采集到的脉冲回波信号，经下变频得到时域基带信号；

(a2)将得到的时域基带信号变换到频域，从而得到两路频域信号；

所述(a2)中将得到的时域基带信号变换到频域，其具体为通过调用fpga芯片内部集成的fft模块，对脉冲回波信号流水做n点快速傅里叶变换，得到两路频域信号，其中，第二路快速傅里叶变换的起点相比第一路快速傅里叶变换的起点延后n/2点，n为快速傅里叶变换的点数；

(s2)将得到的两路频域信号与fpga芯片内rom中存储的样本分别共轭相乘；

所述(s2)中，fpga芯片内rom中存储的样本为将发射信号变换到频域之后的值，所述值的计算公式如下：

s＝fft(h)

其中，所述s为fpga芯片内rom中存储的样本，h表示发射的脉冲信号样本，fft(·)为快速傅里叶变换；

如图4所示，所述(s2)中的共轭相乘，其表达式如下：

g＝s1·conj(s)

其中，g表示共轭相乘的结果，s1表示脉冲回波信号的快速傅里叶变换，s为fpga芯片内rom中存储的样本，conj(·)表示取共轭计算；

(s3)将相乘之后的结果经ifft变换至两路时域信号，再将两路时域信号合成一路，从而完成频域脉冲压缩。

所述(s3)中的经ifft变换，其表达式如下：

y(n)＝ifft(g(n))

其中，所述y(·)表示频域脉冲压缩输出信号，n表示数据的点数，g(.)表示共轭相乘的结果，ifft(·)为快速傅里叶逆变换。

所述(s3)中将相乘之后的结果经ifft变换至两路时域信号，其具体为调用fpga芯片内部集成的ifft模块，对两路脉冲回波信号共轭相乘的结果流水做n点快速傅里叶逆变换，从而得到两路时域信号。

所述经ifft变换至两路时域信号，其计算公式如下：

y1＝ifft(g1)

y2＝ifft(g2)

其中，所述y1，y2表示两路共轭相乘结果快速傅里叶逆变换输出，g1,g2表示两路共轭相乘的结果，ifft(·)为快速傅里叶逆变换。

所述(s3)中两路时域信号合成一路，如图5所示，其具体为选择第一路时域信号的前n/2个点作为最终输出的前n/2点，选择第二路时域信号的前n/2点作为最终输出的后n/2点，以实现n点信号的输出，其中，n为快速傅里叶变换及逆变换的点数。

本实施例中，大的时宽、带宽的雷达信号是提髙雷达系统的探测距离、距离分辨力和速度分辨力等性能指标的前提条件，但是大的时宽和带宽对应着大量的样本，num＝fs·τ，τ为信号时宽，fs为基带信号采样率。时域脉冲压缩采用滤波器实现，num个样本就对应着num个乘法器，而完成一路信号脉冲压缩需要四个滤波器，需要4num个乘法器，如果时宽为40us，采样率为25mhz，则完成一路脉冲压缩就需要4000个乘法器，就算提高时钟速度换取资源，也还是需要大量乘法器，现在的大部分fpga芯片都没法满足。而频域脉冲压缩只需要调用fpga内嵌的fft及ifftip核，可以节省大量乘法器资源，使得大时宽、大带宽的信号脉冲压缩可以在fpga中实现。

如图6-图9所示，时域脉冲压缩和频域脉冲压缩两种方式下的资源消耗对比。

图6和图7分别表示模拟回波延迟1000个采样点时，时域脉冲压缩和频域脉冲压缩的结果，脉宽设置为20us，采样率设置为50mhz，从这两幅图中可以看出，时域脉冲压缩和频域脉冲压缩两种处理方法得到的回波位置及脉冲压缩后幅度一致。

图8和图9分别表示模拟回波延迟2000个采样点时，时域脉冲压缩和频域脉冲压缩的结果，频域脉冲压缩fft点数设置为2048点，脉宽为1000点，当回波延迟2000个点时，如果只用一路fft，回波会跨在两段fft上，影响最终结果，导致检测出错，而本文采用的双路fft，第二路从n/2+1点开始，则可以避免出现这个问题。从这两幅图中可以看出，时域脉冲压缩和频域脉冲压缩两种处理方法得到的回波位置及脉冲压缩后幅度一致。

实施例2

为了进一步说明，下面再简单举例说明。

某便携式雷达，工作带宽40mhz，脉冲宽度20us，探测的对象主要为小型汽车，摩托车，自行车及行人。

根据雷达的工作带宽，设置基带采样率为50mhz，那么脉冲压缩样本的点数就为1000点，时域脉冲压缩将样本导入到滤波器中。频域脉冲压缩需要对样本做fft变换，然后将结果存入fpga片内rom中，fft点数为2048点。

系统中频140mhz，带通采样率200mhz，ad信号采集后经过下变频、抽取，采样率降为50mhz，时钟速率200mhz，对于时域脉冲压缩，可以利用较快的时钟速率换取资源。

信号处理板fpga芯片采用xilinxkintex-7325t，资源丰富，拥有445个36kblockrams，840个dsp48乘法器，203800个lut，407600个触发器。

表1

表1表示时域脉冲压缩和频域脉冲压缩两种方式在fpga中实现的资源对比，时域脉冲压缩使用了200mhz时钟，使得很多资源得到复用，但是，从表中可以看出，时域脉冲压缩方式下dsp48乘法器还是超出了芯片的规模。而频域脉冲压缩，虽然增加了储存器的开销，但是乘法器资源下降了9倍多，这种方式下fpga片内资源利用均衡，从而使大时宽信号得以在fpga内实现。

本发明通过以上设计减少了大脉宽信号脉冲压缩时对硬件资源的需求的问题，实现了在fpga中大脉宽信号的脉冲压缩功能。本发明灵活性强，具有很强的实用价值和推广价值。