本实用新型涉及芯片制造领域，特别是一种用于芯片射频性能测试的夹具。
背景技术：
目前常用的芯片射频性能测试中有两种常见的连接方式，第一种是利用POGO PIN(一种弹簧探针)，将该弹簧探针放置于待测芯片管脚和测试电路板管脚之间，施加压力于待测芯片使弹簧探针压缩，从而实现待测芯片管脚和测试电路板管脚的连接，完成电流导通和信号传输。
第二种是利用异方性导电膜(一种内部含有导电粒子的硅胶薄膜，通过施加压力能够实现薄膜厚度方向的电性能导通，而在薄膜平面方向保持绝缘)，将该薄膜放置于待测芯片管脚和测试电路板管脚之间，施加压力于待测芯片，从而实现待测芯片管脚和测试电路板管脚的连接，完成电流导通和信号传输。
但在实际测试中，存在以下问题：1、采用POGO PIN的连接方式，不适用测试芯片的高频信号处理性能，一般只用于芯片的供电连接和低频测试。2、采用异方性导电膜的连接方式，适用于测试芯片的高频信号处理性能，但是由于异方性导电膜的厚度很薄，可压缩空间小，测试较大封装尺寸的芯片时，容易因施加在芯片上的压力不均匀，导致芯片部分管脚接触不良。另外，异方性导电膜容易被灰尘污染，使用一定次数后接触性能变差，需定期更换，更换时需拆除芯片的定位机构，导致测试时间延长。
技术实现要素：
本实用新型的发明目的在于：针对现有技术存在的采用异方性导电膜连接时存在的容易因施加在芯片上的压力不均匀，导致芯片部分管脚接触不良，以及异方性导电膜更换操作复杂，导致测试时间延长的问题，提供一种用于芯片射频性能测试的夹具，采用异方性导电膜的连接方式，来实现对芯片的射频性能的测试。
为了实现上述目的，本实用新型采用的技术方案为：
一种用于芯片射频性能测试的夹具，包括底座，在所述底座上设有测试电路板组件，以及与所述测试电路板组件相连接的芯片供电线缆、射频输入信号线缆和射频输出信号线缆，在所述测试电路板组件正上方设有可上下运动的压头组件，所述测试电路板组件上设有用于安装待测芯片的芯片定位支架，所述压头组件包括多个独立的压头，所有所述压头沿所述待测芯片的四周轮廓线均匀排布。
测试时将芯片供电线缆连接电源，将射频输入信号线缆连接信号源，将射频输出信号线缆连接示波器或网络分析仪，将芯片放入测试电路板组件中的芯片定位支架，让压头组件向下运动，压头施加压力于待测芯片，即可开始测试。
本实用新型的压头组件包括多个独立的压头，所有所述压头沿所述待测芯片的四周轮廓线均匀排布，压头的数量根据待测芯片的大小确定，原则是确保施加在待测芯片上的压力均匀，从而避免了因芯片上的压力不均匀，导致芯片部分管脚接触不良的情形，降低了因压力不均导致的测试误判率。
作为本实用新型的优选方案，所述压头组件连接有升降装置，所述升降装置带动压头上下运动，施加压力于待测芯片，从而实现待测芯片管脚和测试电路板管脚的连接，完成电流导通和信号传输。
作为本实用新型的优选方案，所述压头组件包括套筒和导向板，在所述套筒内设有多个独立的压头，且每个压头配备有独立的弹簧。所述导向板用于固定每个压头的方向，所述压头受压后能在套筒和导向板之间内独立滑动，同时弹簧被压缩。
作为本实用新型的优选方案，所述测试电路板组件包括测试电路板和芯片定位支架，以及所述测试电路板和芯片定位支架之间安装有的异方性导电膜组件。所述测试电路板与芯片供电线缆、射频输入信号线缆、射频输出信号线缆相连接，芯片定位支架用于安装待测芯片，以对齐待测芯片管脚与测试电路板的相应管脚，异方性导电膜组件则用于导通对应的管脚。
作为本实用新型的优选方案，所述芯片定位支架在靠近测试电路板一侧设有滑槽，所述滑槽与异方性导电膜组件相适配。异方性导电膜组件可以在滑槽内滑动，更换异方性导电膜组件时，即可利用该滑槽插拔异方性导电膜组件，实现异方性导电膜组件的快速更换。
作为本实用新型的优选方案，所述异方性导电膜组件包括刚性塑胶片以及粘附在所述刚性塑胶片上的异方性导电膜。刚性塑胶片为异方性导电膜提供刚性支撑，再将异方性导电膜通过双面胶粘附在刚性塑胶片上组装成异方性导电膜组件。刚性塑胶片能增大异方性导电膜组件的刚度，使得异方性导电膜组件能在芯片定位支架上的滑槽内滑动，方便快速更换异方性导电膜组件。
作为本实用新型的优选方案，所述芯片定位支架中部设有与所述待测芯片相适配的芯片安装孔，以对齐待测芯片管脚与测试电路板的相应管脚。
作为本实用新型的优选方案，所述测试电路板和芯片定位支架之间可拆卸式连接，方便安装更换。
作为本实用新型的优选方案，所述测试电路板组件与底座可拆卸式连接，方便安装更换。
作为本实用新型的优选方案，所述压头的数量至少为四个。
综上所述，由于采用了上述技术方案，本实用新型的有益效果是：
1、压头组件包括多个独立的压头，所有所述压头沿所述待测芯片的四周轮廓线均匀排布，压头的数量根据待测芯片的大小确定，原则是确保施加在待测芯片上的压力均匀，从而避免了因芯片上的压力不均匀，导致芯片部分管脚接触不良的情形，降低了因压力不均导致的测试误判率。
2、芯片定位支架在靠近测试电路板一侧设有滑槽，所述滑槽与异方性导电膜组件相适配，异方性导电膜组件可以在滑槽内滑动，更换异方性导电膜组件时，即可利用该滑槽插拔异方性导电膜组件，实现异方性导电膜组件的快速更换。
3、异方性导电膜组件包括刚性塑胶片，刚性塑胶片为异方性导电膜提供刚性支撑，使得异方性导电膜组件能在芯片定位支架上的滑槽内滑动，方便快速更换异方性导电膜组件。
附图说明
图1是本实用新型所述的一种用于芯片射频性能测试的夹具的结构示意图(压头抬起)。
图2是本实用新型所述的一种用于芯片射频性能测试的夹具的结构示意图(压头下压)。
图3是本实用新型所述的压头组件的零件爆炸图。
图4是本实用新型所述的测试电路板组件与待测芯片的组装图。
图5是本实用新型所述的测试电路板组件的零件爆炸图。
图6是本实用新型所述的芯片定位支架的结构示意图。
图7是本实用新型所述的异方性导电膜组件的零件爆炸图。
图中标记：1-底座，2-升降装置，3-芯片供电线缆，4-射频输入信号线缆，5-射频输出信号线缆，6-待测芯片；
7-压头组件，71-压头，72-弹簧，73-套筒，74-导向板；
8-测试电路板组件，81-测试电路板，82-芯片定位支架，821-滑槽，822-芯片安装孔，83-异方性导电膜组件，831-异方性导电膜，832-刚性塑胶片，833-双面胶。
具体实施方式
下面结合附图，对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
如图1-图2所示，一种用于芯片射频性能测试的夹具，包括底座1，在所述底座1上可拆卸安装有的测试电路板组件8，以及与所述测试电路板组件8相连接的芯片供电线缆3、射频输入信号线缆4和射频输出信号线缆5，在所述测试电路板组件8正上方设有的可上下运动的压头组件7。
如图4-图5所示，所述测试电路板组件8包括测试电路板81和芯片定位支架82，以及所述测试电路板81和芯片定位支架82之间安装有的异方性导电膜组件83，所述测试电路板81和芯片定位支架82之间可拆卸式连接。
所述测试电路板81与芯片供电线缆3、射频输入信号线缆4、射频输出信号线缆5相连接，用于芯片测试。
如图6所示，所述芯片定位支架82中部设有与所述待测芯片6相适配的芯片安装孔822，用以安装待测芯片6。所述芯片定位支架82在靠近测试电路板81一侧设有滑槽821，所述滑槽821与异方性导电膜组件83相适配，异方性导电膜组件83可以在滑槽821内滑动，可利用该滑槽821插拔异方性导电膜组件83，实现异方性导电膜组件83的快速更换。
如图7所示，所述异方性导电膜组件83包括刚性塑胶片832以及通过双面胶833粘所述刚性塑胶片832上的异方性导电膜831。刚性塑胶片832为异方性导电膜831提供刚性支撑，使得异方性导电膜组件83能在芯片定位支架82上的滑槽821内滑动，方便快速更换异方性导电膜组件83。
如图3所示，所述压头组件7包括套筒73和导向板74，在所述套筒73内设有十个独立的压头71，且每个压头71配备有独立的弹簧72，所有所述压头71沿所述待测芯片6的四周轮廓线均匀排布，确保施加在待测芯片6上的压力均匀。所述压头组件7连接有升降装置2，所述升降装置2带动压头组件7上下运动(抬起或下压)，施加压力于待测芯片6，从而实现待测芯片6管脚和测试电路板组件8管脚的连接，完成电流导通和信号传输。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。