一种全自动变压器绕组变形分析仪的制作方法

本实用新型涉及变压器绕组技术领域，具体为一种全自动变压器绕组变形分析仪。

背景技术：

变压器在运行中遭受出口(近区)短路的冲击，或者在运输、安装、吊罩大修过程中受到碰撞冲击时，在电动力和机械力的作用下，绕组尺寸、形状发生的不可逆转的变化现象。它包括变压器绕组或铁芯发生器身位移、松散、扭曲、鼓包、匝间短路等径向或轴向尺寸变化。变形严重的可能伴随绝缘材料的损伤，甚至绝缘破裂，进而造成变压器事故的发生。

绕组变形的原因造成绕组变形的主要原因有：

1、短路故障电流冲击电力变压器在运行过程中，不可避免地要遭受各种短路故障电流的冲击，特别是变压器出口或近区短路故障，巨大的短路冲击电流将使变压器绕组受到很大的电动力(是正常运行时的数十倍至数百倍)，并使绕组急剧发热。在较高的温度下，导线的机械强度变小，电动力更容易使绕组破坏或变形。短路故障电流冲击是变压器绕组变形的最主要外因。由此可见，当变压器在运行过程中遭受突发性短路故障电流冲击时，每个线圈都将受到强大的径向力和轴向力的共同作用。变压器绕组初始故障的表现形式大多表现为内绕组出现变形(尤其是对自耦变压器)，发生鼓包、扭曲、移位等不可恢复的变形现象，其发展的典型形式是绝缘破坏，随后出现饼间击穿、匝间短路、主绝缘放电或完全击穿。

2、在运输、安装或者吊罩大修过程中受到意外冲撞电力变压器在长途运输、安装或者吊罩过程中，可能会受到意外的冲撞、颠簸和振动等，导致绕组变形。

3、保护系统有死区，动作失灵保护系统存在死区或动作失灵都会导致变压器承受稳定短路电流作用的时间长，也是造成变压器绕组变形故障的原因之一。粗略统计结果表明，在遭受外部短路时，因不能及时跳闸而发生损坏的变压器约占短路损坏事故的30％。

4、绕组承受短路能力不够当变压器绕组出现短路时，会因其承受不了短路电流冲击力而发生变形。近几年来，对全国110kV及以上的电力变压器事故统计分析表明，因绕组承受短路能力不够已成为电力变压器事故的首要内部原因，严重影响电力变压器的安全、可靠运行。

变压器绕组发生局部的机械变形后，其内部的电感、电容分布参数必然发生相对变化。这是开展变压器变形测试的依据和基础。常规方法(如测量变比、直阻和电容)诊断变压器绕组是否发生变形是困难的，因其灵敏度太低。吊罩检查除了需花费大量人力、物力、财力外，对判断内侧绕组有无变形也是困难的。

目前国内外检测变压器绕组变形主要使用短路阻抗法(SCR)、低压脉冲法 (IvI)和频率响应法(FRA)三种方法。由于短路阻抗法和低压脉冲法存在着测试精度低、现场抗干扰能力差，测量时间长以及重复性差等缺点。

技术实现要素：

针对现有技术的不足，本实用新型提供了一种全自动变压器绕组变形分析仪，解决了测试精度低、现场抗干扰能力差，测量时间长以及重复性差等缺点的问题。

为实现以上目的，本实用新型通过以下技术方案予以实现：一种全自动变压器绕组变形分析仪，包括TMS32OF2812DSP数据处理模块、相位累加器和 74HC4046A模块，所述TMS32OF2812DSP数据处理模块与STM320F103ARM控制管理模块呈双向连接，所述TMS32OF2812DSP数据处理模块的输出端与DDS扫描信号发生模块，且DDS扫描信号发生模块的输出端与待测变压器绕组的输入端连接，所述待测变压器绕组的输出端分别与频率跟踪电路、第一信号采集调整电路和第二信号采集调整电路的输入端连接，所述第一信号采集调整电路的输出端与第一AD模数转换的输入端连接，所述第二信号采集调整电路的输出端与第二AD模数转换的输入端连接，所述第一AD模数转换的输出端与第二AD模数转换的输入端连接，所述频率跟踪电路和TMS32OF2812DSP数据处理模块的输出端均与第一AD模数转换的输入端连接，所述频率跟踪电路的输出端与TMS32OF2812DSP数据处理模块的输入端连接。

优选的，所述第一AD模数转换的输出端与第一高速FIFO的输入端连接，所述第二AD模数转换的输出端与第二高速FIFO的输入端连接，且第一高速 FIFO与第二高速FIFO均与TMS32OF2812DSP数据处理模块呈双向连接。

优选的，所述STM320F103ARM控制管理模块分别与SD卡接口、触摸屏模块、RJ-45以太网接口和RS232串口呈双向连接，所述TMS32OF2812DSP数据处理模块分别与FLASH和SDRAM呈双向连接，所述STM320F103ARM控制管理模块分别与FLASH和SDRAM呈双向连接。

优选的，所述相位累加器的输入端分别输入有相位控制字和频率控制字M，所述相位累加器的输出端与ROM正弦表的输入端连接，所述ROM正弦表的输入端与DAC数模转换器的输入端连接。

优选的，所述DAC数模转换器的输出端与LPF低通滤波器的输入端连接，所述相位累加器和DAC数模转换器的输入端均与FcIK时钟源的输出端连接。

优选的，所述74HC4046A模块上的相位比较器的输出端与低通滤波器LF 的输入端连接，所述低通滤波器LF的输出端与压控振动器VCO的输入端连接，且压控振动器VCO的输出端输出，所述压控振动器VCO的输出端与分频器 74LS191的输入端连接，所述分频器74LS191的输出端与相位比较器的输入端连接，所述相位比较器的输入端与高速光耦的输出端连接，所述高速光耦的输入端与施密特触发器CD40106的输入端连接。

有益效果

本实用新型提供了一种全自动变压器绕组变形分析仪。具备以下有益效果，该全自动变压器绕组变形分析仪，通过TMS32OF2812DSP数据处理模块、相位累加器、74HC4046A模块、STM320F103ARM控制管理模块、DDS扫描信号发生模块、待测变压器绕组、频率跟踪电路、第一信号采集调整电路、第二信号采集调整电路、第一AD模数转换、第二AD模数转换、第一高速FIFO、第二高速FIFO、SD卡接口、触摸屏模块、RJ-45以太网接口、RS232串口、 FLASH、SDRAM、相位累加器、ROM正弦表、DAC数模转换器、LPF低通滤波器、 FcIK时钟源、74HC4046A模块、相位比较器、低通滤波器LF、压控振动器VCO、分频器74LS191、高速光耦和施密特触发器CD40106，元件之间的相互配合使用，在维护中，无需对变压器进行吊罩、拆装的情况下就可以测试，判断变压器绕组性能信息状态。系统存储着被测变压器从出厂、安装到运行各个阶段的频率特性数据，通过幅频和相频特性曲线的历史对比，获得绕组内部的关键信息，甄别出可能的绕组故障，目前已经广泛用于全国各地的一线维护测试和科学研究场合。

附图说明

图1为本实用新型系统硬件结构框图；

图2为本实用新型DDS原理框图；

图3为本实用新型频率跟踪电路理框图。

图中：1-TMS32OF2812DSP数据处理模块、2-STM320F103ARM控制管理模块、3-待测变压器绕组、4-DDS扫描信号发生模块、5-频率跟踪电路、6-第一信号采集调整电路、7-第二信号采集调整电路、8-第一AD模数转换、9-二AD 模数转换、10-第一高速FIFO、11-第二高速FIFO、12-、13-触摸屏模块(13)、 14-RJ-45以太网接口、15-RS232串口、16-FLASH、17-SDRAM、18-74HC4046A 模块、19-低通滤波器LF、20-施密特触发器CD40106、21-高速光耦、22-分频器74LS191、23-压控振动器VCO、24-相位比较器、25-相位累加器、26-ROM 正弦表(26)、27-DAC数模转换器、28-LPF低通滤波器、29-FcIK时钟源。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-3，本实用新型提供一种技术方案：一种全自动变压器绕组变形分析仪，包括TMS32OF2812DSP数据处理模块1、相位累加器25和74HC4046A 模块18，测试仪硬件系统由DSP数据处理模块、DDS扫频信号发生模块、高速数据采集及缓冲存储模块、ARM控制管理模块、存储器扩展模块、触摸显示模块以及通讯接口等组成，测试仪采用50欧姆同轴屏蔽电缆连接待测变压器绕组，底层DSP平台控制DDS扫频信号发生模块，产生特定频率的正弦扫频信号，扫频信号施加于待测变压器绕组，扫频输入信号和绕组响应输出信号经过信号采集调理模块处理后，在频率跟踪模块及DSP的控制下由高速ADC 芯片进行同步采样，采样结果送入DSP进行频率响应计算及绕组变形分析，分析数据经SPI总线传送至上层ARM控制管理平台，利用触摸屏实现幅频响应特性曲线及分析结果的显示，通过存储器扩展接口，利用SD卡实现数据的储存和回放，设置了以太网、RS232通讯接口便于和其他设备联网拓展，系统设计使用外接电源或充电电池两种方式供电，方便在不同现场环境下的使用， TMS32OF2812DSP数据处理模块1与STM320F103ARM控制管理模块2呈双向连接，TMS32OF2812DSP数据处理模块1的输出端与DDS扫描信号发生模块4，且DDS扫描信号发生模块4的输出端与待测变压器绕组3的输入端连接，待测变压器绕组3的输出端分别与频率跟踪电路5、第一信号采集调整电路6和第二信号采集调整电路7的输入端连接，第一信号采集调整电路6的输出端与第一AD模数转换8的输入端连接，第二信号采集调整电路7的输出端与第二AD模数转换9的输入端连接，第一AD模数转换8的输出端与第二AD模数转换9的输入端连接，频率跟踪电路5和TMS32OF2812DSP数据处理模块1的输出端均与第一AD模数转换8的输入端连接，频率跟踪电路5的输出端与 TMS32OF2812DSP数据处理模块1的输入端连接，第一AD模数转换8的输出端与第一高速FIFO10的输入端连接，第二AD模数转换9的输出端与第二高速 FIFO11的输入端连接，且第一高速FIFO10与第二高速FIFO11均与 TMS32OF2812DSP数据处理模块1呈双向连接，STM320F103ARM控制管理模块2 分别与SD卡接口12、触摸屏模块13、RJ-45以太网接口14和RS232串口15 呈双向连接，TMS32OF2812DSP数据处理模块1分别与FLASH16和SDRAM17呈双向连接，STM320F103ARM控制管理模块2分别与FLASH16和SDRAM17呈双向连接，相位累加器25的输入端分别输入有相位控制字和频率控制字M，相位累加器25的输出端与ROM正弦表26的输入端连接，ROM正弦表26的输入端与DAC数模转换器27的输入端连接，DAC数模转换器27的输出端与LPF低通滤波器28的输入端连接，相位累加器25和DAC数模转换器27的输入端均与 FcIK时钟源29的输出端连接，AD9851发出的扫频信号经调理电路处理后为 0V—4V的模拟正弦信号，使用具有滞后特性的施密特触发器芯片CD40106对扫频信号进行整形，使波形变成边沿陡直的同频率矩形波，通过调整两个门限电压，可以进一步消除信号噪声，为了进一步提高频率跟踪电路的抗干扰性能，使用高速光耦TPL521对信号通道进行隔离处理，将模拟部分和数字部分的电气连接隔离开，为了能够准确的采集到两路待测信号的电压幅值，测试仪设计每周期波形等间隔同步采集16点，即采样脉冲频率为16fs，由于扫频信号的频率变化范围是1KHz--IMHz，所以锁相环的频率跟踪范围要大于 16KHz---16MHz，本设计选用高速集成锁相环芯片74HC4046A，该芯片在+5V 电压供电时，运行频率高达18MHz，符合本设计的需要，芯片74HC4046A由相位比较器PD和压控振荡器VCO组成，为了构成完整的锁相环电路，测试仪选用RC无源低通滤波电路作为环路滤波器LF，选用同步十六进制加/减计数器芯片74LSl91作为分频器，对压控振荡器输出信号进行16分频，由于锁相环的实时跟踪性，当扫频信号频率变化时，电路能自动跟踪锁定[351，始终满足输出频率为16倍输入频率，即fo＝16fs，从而控制后续A/D模数转换器实现整周波等间隔采样16点，同时采样脉冲接入DSP的事件管理器EV模块的输入捕获引脚，从而实现DSP对扫频信号频率的测量，74HC4046A模块18上的相位比较器24的输出端与低通滤波器LF19的输入端连接，低通滤波器LF19 的输出端与压控振动器VCO23的输入端连接，且压控振动器VCO23的输出端输出，压控振动器VCO23的输出端与分频器74LS19122的输入端连接，分频器74LS19122的输出端与相位比较器24的输入端连接，相位比较器24的输入端与高速光耦21的输出端连接，高速光耦21的输入端与施密特触发器 CD4010620的输入端连接。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。