一种像素内PPDpinning电压的测量方法与流程

本发明涉及集成电路技术领域，特别是涉及一种像素内ppdpinning电压的测量方法。

背景技术：

像素ppd内pinning电压通常定义为ppd在完全耗尽情况下的最大电势，是体现cmos图像传感器像素性能的重要参数之一。提取pinnig电压为正确调节传输栅电势、fd节点以优化满阱容量与电荷转移效率提供参考。

已有的提取pinnig电压的方法主要包括利用隔离的jfetppd测试结构和从fd节点注入电荷的像素内测试方法。jfetppd测试方法采用隔离测试结构，但该结构与实际像素结构相差较大，降低了测试结果的可靠性；从fd节点注入电荷的方法，测试结果易受到tg电压的影响。

技术实现要素：

本发明的目的是针对现有技术中存在的技术缺陷，而提供一种像素内ppdpinning电压的测量方法，该测试方法在电荷注入过程中不会受到tg电压的影响，且在设计的时序下，该像素结构可以像正常4t像素一样工作。

为实现本发明的目的所采用的技术方案是：

一种像素内ppdpinning电压的测量方法，在4t像素结构上实现，在像素ppd远离fd节点一侧td节点位置n+掺杂以改变像素内电势分布，设置m1管作为电荷注入选通管，m2管为fd节点的复位管rst，m3管为源级跟随器sf，m4管为像素选通管sel；m1管的源端接td节点，漏端接vdd电源；m2管的源端接fd节点与m3管栅极，漏端接电源电压vdd，m3管的漏端接电源vdd，源端接m4管的漏端；

pinning电压测试过程中，在电荷注入阶段，m1管选通，通过在td节点注入电荷，调节注入电压vinj测量输出电压vout，得到vout-vinj曲线并从中提取pinning电压，通过注入电压vinj实现测量pinnig电压vpin。

当输出电压vout恰好为0时所对应的注入电压vinj即为pinnig电压vpin。

与现有技术相比，本发明的有益效果是：

本发明克服了jfetppd测试结构存在的问题；且在pinnig电压测试过程中，在远离fd节点一侧的td节点进行电荷注入，通过调节注入电压vinj并测量相应的输出，得到vout-vinj曲线，并从中提取pinning电压，相比于从fd节点进行注入的方法，该像素测试结构在测试过程中不会受到tg电压的影响。

附图说明

图1所示为像素测试结构；

图2所示为电势分布示意图；

图3所示为pinnig电压测试时序，其中，vinj为pinnig电压测试过程中，电荷注入阶段的注入电压；

图4所示为像素正常工作时序，其中，vinj0为像素正常工作过程中，电荷注入阶段的注入电压，vinj0＝vpin；

图5a-5c所示分别为vinj>vpin,vinj＝vpin和vinj<vpin情况下，信号电荷在电荷注入、电荷传输和信号读出三个阶段的电势示意图；

图6所示为vout-vinj曲线，其中，vpin为vout恰巧为0是对应的vinj的值。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明在4t像素结构基础上实现，在像素ppd远离fd节点一侧进行n+掺杂(td节点)用于改变像素内电势分布，添加m1管作为电荷注入的选通管，像素具体结构如图1所示，完全耗尽情况下，像素内的电势分布如图2所示，像素中各管连接方式如下：m1为开关管sw，m2为fd节点的复位管rst，m3为源级跟随器sf，m4为像素选通管sel。m1的源端接td节点(测试二极管节点testdiode，该节点用于存储用于测量pinning电压的注入电荷)，漏端接vdd电源，m2的源端接fd节点与m3栅极，漏端接电源电压vdd，m3的漏端接电源vdd，源端接m4的漏端。

pinning电压测试时序与像素正常工作时序分别如图3和图4所示。在测试过程中，电荷注入阶段m1管选通，通过调节注入电压vinj并测量相应的输出电压vout，得到vout-vinj曲线如图6所示，曲线中当vout恰好为0时，对应的vinj即为pinnig电压vpin。

(1)pinnig电压测试过程：

如图2所示，电荷注入阶段，将vdd降为vinj，在此pinnig电压测试过程中m1管选通，电荷注入到td节点中；在读出阶段，m4管选通过程中，m2管、m3管分别选通将fd区域内信号电荷读出；在复位阶段，m2管选通复位fd区域，m1管选通复位td区域与ppd区域。

在测试过程中，在一定注入时间下，改变vinj，测量对应的输出电压。电荷在像素内的传输过程分为3种情况，如图5a-5c所示。

当vinj>vpin时，如图5a所示，td电势大于ppd电势，无法进入ppd，在传输管tg开启过程中，电荷无法从ppd与td区域转移到fd，故输出电压为0；

当vinj＝vpin时，如图5b所示，td电势恰好等于ppd电势，在传输管tg开启过程中，电荷无法转移到fd区域，故输出电压仍然为0；

当vinj<vpin时，如图5c所示，td电势小于ppd最大电势，在传输管tg开启过程中，电势小于vpin部分的电荷从ppd与td区域转移到fd，故输出电压不为0。

因此，在图6中，vout-vinj曲线中当vout恰好为0时对应的vinj即为pinnig电压vpin。

(2)正常工作过程：

如图3所示，电荷注入阶段，设定vdd为vinj0(vinj0＝vpin)，在此过程中m1管选通，电荷注入到td节点中。此时td区域恰好被电荷填满，情况与图5b相同。注入只在最开始阶段进行，之后曝光、读出、复位过程与传统4t像素工作过程相同。在读出阶段，m4管选通过程中，m2管、m3管分别选通将fd区域内信号电荷读出；在复位阶段，m2管与传输管tg同时选通复位ppd与fd区域。

该像素测试结构在设计时序下可以像正常像素一样进行工作，克服了jfetppd测试结构存在的问题；且在pinnig电压测试过程中，在远离fd节点一侧的td节点进行电荷注入，通过调节注入电压vinj并测量相应的输出，得到vout-vinj曲线，并从中提取pinning电压，相比于从fd节点进行注入的方法，该像素测试结构在测试过程中不会受到传输管tg电压的影响。

以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

技术特征：

技术总结
本发明公开一种像素内PPD pinning电压的测量方法，在4T像素结构上实现，在像素PPD远离FD节点一侧TD节点位置n+掺杂以改变像素内电势分布，设置M1管作为电荷注入选通管，pinning电压测试过程中，在电荷注入阶段，M1管选通，通过在TD节点注入电荷，调节注入电压Vinj测量输出电压Vout，得到Vout‑Vinj曲线并从中提取pinning电压，通过注入电压Vinj实现测量pinnig电压Vpin。本发明克服了JFET PPD测试结构存在的问题，pinnig电压测试过程中，在TD节点注入电荷来提取pinning电压，相比从FD节点注入，测试过程中不会受到TG电压影响。

技术研发人员：高静;龚雨琛;徐江涛;聂凯明
受保护的技术使用者：天津大学
技术研发日：2019.04.16
技术公布日：2019.08.09