基于高级语言综合的雷达成像方法及装置与流程

本发明涉及雷达成像技术领域，尤其涉及一种基于高级语言综合的雷达成像方法及装置。

背景技术：

近年来随着空天遥感需求的逐步加大，对星载机载sar(合成孔径雷达)获取遥感信息的精度和时效性提出了更高的要求。为提高信息处理精度和时效性，需要在处理算法和处理平台架构上进行研究和创新。空天sar遥感信息获取往往是对长距离和大带宽电磁回波信号进行处理，里面涉及如何对运动平台非平稳运动状态进行补偿，如何利用高精度数学模型拟合回波历程进而做聚焦处理和如何在运算资源受限的情况下完成满足指标需求的算法优化。通过以上三点在算法层面复杂度的提高，从而实现遥感信息更高精度提取。遥感信息时效性的提高要求处理硬件平台设计特别是软件算法实现上进行创新研究。近年来fpga(现场可编程门阵列)作为全可编程逻辑器件在工艺水平和资源规模上有了长足的进步，同时对应eda设计软件的功能性能也有大幅度提高。

除此之外由于fpga器件不断推陈出新，而基于rtl设计的代码有很强的器件适配性，所以如果进行新芯片型号的移植时还需要更改设计的ip核等，程序的移植性很低。

综合上述问题，基于传统rtl设计流程，实现sar算法的软件工程师工作量巨大，而且大量精力不是集中在算法本身，而是集中在时序设计和功能仿真上。

技术实现要素：

有鉴于此，本发明提供了一种基于高级语言综合的雷达成像方法及装置，以至少部分解决上述问题的至少之一。

本发明一方面提供了一种基于高级语言综合的雷达成像方法，包括：

设计雷达成像算法，并基于其编写程序化的设计代码，包括：方位向快速傅立叶变换模块、第一相位因子相乘模块、距离向快速傅立叶变换模块、第二相位因子相乘模块、距离向快速傅立叶反变换模块和方位向快速傅立叶反变换模块；

高级语言综合软件自动处理所述设计代码包括开发得到基于高级语言综合软件开发的现场可编程门阵列，具体包括高级语言综合软件自动完成算法拆分，数据运算实现、接口实现和仿真过程的时序设计，以及该接口实现过程的逻辑设计，然后综合生成资源网表；

对所述设计代码进行功能仿真，实现sar成像包括：对现场可编程门阵列进行功能仿真；或，对高级语言综合软件和/或现场可编程门阵列进行资源优化，重新设计优化的雷达成像算法，进行功能仿真。

进一步的，其中：

程序化的设计代码中各个模块的接口相同，优选的，其接口均使用axi标准形式；

高级语言综合软件自动处理设计代码的过程使用eda工具自动完成；

高级语言综合软件中的高级语言包括c、c++、opencl或systemc。

基于上述雷达成像方法，本发明另一方面提供了一种基于高级语言综合的雷达成像装置，内置上述基于高级语言综合的雷达成像方法的至少之一实现sar成像。

本发明提供的该基于高级语言综合的雷达成像方法及装置，采用上述技术方案，具有以下有益效果：

(1)利用hls提升fpga实现复杂sar算法的能力，可提高fpga编程的灵活度，增强sar信号处理能力；

(2)避免sar算法实现中时序设计过程，提高算法实现效率缩短编程及调试时间；

(3)hls支持高层次形式化验证仿真，该方法可提高算法仿真效率、精度和覆盖率，最终可提升fpga算法实现的准确性；

(4)hls实现算法模块采用通用axi接口，可提高算法模块多平台适应性和代码跨平台移植能力。

附图说明

图1是典型的sar成像算法流程；

图2是传统rtl实现算法的流程图；

图3是本发明一实施例基于hls实现成像算法的流程图；

图4是本发明一实施例基于hls的fpga开发流程图；

图5是本发明一实施例应用高级语言综合完成sar成像算法。

具体实施方式

在针对大规模fpga编程实现上，传统的rtl(寄存器传输级)设计流程已经不能满足高复杂算法实现需求，需要在更高层次应用hls(高级语言综合)进行算法设计实现。因此，本发明提供了一种基于高级语言综合的雷达成像方法及装置。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

典型sar成像算法流程包括距离徙动校正、距离向脉冲压缩和方位向脉冲压缩，具体流程可拆分如图1所示。

图1中计算可分为两类：一类为长点数fft(快速傅立叶变换)，包括方位向fft、距离向fft、距离向ifft和方位向ifft的计算；另一类为线性数学运算，包括第一相位因子相乘模块和第二相位因子相乘模块的运算。为实现上述功能在软件设计时除了要考虑数学运算部分，还要考虑各模块接口时序。传统的应用rtl设计流程时，软件接口、时序和算法三者反复迭代，大大增加了算法实现的复杂性。传统rtl实时算法的流程图如图2所示。

由图2可知，在传统rtl设计中算法优化、时序设计和逻辑设计以及功能、时序仿真会占总工作量的相当大一部分，尤其在算法复杂的情况下时序设计工作量巨大，设计师往往不能专注于算法本身性能的优化。在仿真步骤中，由于sar算法复杂要使用大量fpga资源，而基于网表的仿真流程占用电脑内存巨大且运行速度慢，使仿真不能覆盖整个数据或者仿真时间超长大约要几天时间。由于仿真覆盖率不足，这会使后续硬件集成测试问题出现概率变大，使整个工程完成时间加长。

本发明的目的是针对以上技术不足，提供一种基于高级语言综合(hls)的雷达(sar)成像方法及装置。其中，本发明一实施例提供了一种基于高级语言综合(hls)的雷达(sar)成像方法，该方法利用hls工具，实现sar成像中的复杂算法，实现流程图如图3所示。

由图3可知，一些实施例中，该方法首先设计雷达成像算法，进行算法转化，并基于其编写程序化的设计代码，实现数据运算；然后由hls软件自动处理该设计代码最终综合生成资源网表。

本实施例中，在sar成像实现中该设计代码已经不用考虑时序设计问题，大量繁琐的时序代码由高级语言综合软件自动生成，包括传统rtl设计中的算法拆分过程，数据运算实现的时序设计，以及接口实现的时序设计和逻辑设计等过程，从而直接进入综合实现步骤，大大降低了fpga开发难度，让设计人员能够集中精力完成sar算法优化。

再请参照图3，一些实施例中，接着对上述设计代码进行功能仿真，该仿真过程包括两种形式，其一为结合综合实现步骤得到的资源网表，对fpga进行功能仿真，仿真结果准确性足够高时即可使用内置有该雷达成像算法以及hls环境的fpga实现sar成像；其二即为仿真结果准确性不太高时，对hls软件和/或fpga进行资源优化，然后基于其重新设计优化的雷达成像算法，重新对资源优化后的fpga进行功能仿真，直到达到更高的准确性，即可使用内置有此时的雷达成像算法以及hls环境的fpga实现sar成像。

本实施例中，基于高级语言的设计中功能仿真即通过上述流程实现，通过高层次形式化仿真进行，仿真效率大大提升，进而还可以针对sar数据进行完整仿真，提升仿真覆盖率，降低后期硬件测试问题发生概率，缩短整个sar成像研发周期，需要说明的是，仿真过程的时序设计同样通过hls自动实现。

在上述过程中，在图3中数据运算实现和综合实现两个步骤通过基于高级语言综合软件开发现场可编程门阵列实现高级语言综合软件对设计代码的自动处理，该基于hls的fpga开发流程具体如图4所示。详细的包括代码设计、仿真和打包三个流程。其中，高级语言不仅包括c/c++同时也包括opencl等其他高级语言。在仿真中hls也支持c与rtl的协同仿真，进一步来确认设计的准确性。打包过程实现将hls生成的功能代码封装成功能ip以供算法主程序调用，进而通过对算法的调用实现sar成像。考虑sar成像算法，应用hls工具可以完全实现fft、ifft和相位因子计算，使整个成像算法简化为c语言描写其行为而不需要再描述各个接口和算法的逻辑和时序关系。除此之外对于高级语言综合，它从算法描述转化到网表完全是eda工具自动完成，因此在涉及由于芯片型号改变而要进行代码移植时，高级语言综合是十分方便和高效的；另一方面，不同芯片型号采用rtl设计时硬件描述语言可能是有差异的，但高级语言的行为级描述相同，因此大大节省了工作量。

本实施例中，利用本发明所述的方法实现sar成像算法，在工程实际中将算法中的六个模块用c语言表示，如图5所示。

模块一方位向fft可表示为voidazimuth_fft(*floatindata_i，*floatindata_q，*float_outdata_i，*floatoutdata_q)，接口使用axi标准形式；

模块二相位因子相乘1可表示为voidphasel(*floatindata_i，*floatindata_q，*float_outdata_i，*floatoutdata_q)接口使用axi标准形式；

模块三距离向fft可表示为voidrange_fft(*floatindata_i，*floatindata_q，*float_outdata_i，*floatoutdata_q)接口使用axi标准形式；

模块四相位因子相乘2可表示为voidphase2(*floatindata_i，*floatindata_q，*float_outdata_i，*floatoutdata_q)接口使用axi标准形式；

模块五距离向ifft可表示为voidrange_ifft(*floatindata_i，*floatindata_q，*float_outdata_i，*floatoutdata_q)接口使用axi标准形式；

模块六方位向ifft可表示为voidazimuth_ifft(*floatindata_i，*floatindata_q，*float_outdata_i，*floatoutdata_q)接口使用axi标准形式。

综上可看出在实际工程中，用c语言描述各个算法模块可以很容易做到接口统一，并且可以高效的将所设计算法模块移植到多型号fpga组成的同构或者异构硬件平台中。

最后，基于上述开发的fpga并结合优化的雷达成像算法即可实现高准确率的sar成像。

本发明另一实施例提供了一种基于高级语言综合的雷达成像装置，内置上述基于高级语言综合的雷达成像方法的至少之一实现sar成像。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。