一种陶瓷电子元件金相切片及其制备方法与流程

本发明涉及元器件测量分析领域，尤其涉及一种陶瓷电子元件金相切片及其制备方法。

背景技术：

通常对陶瓷电子元件或其半成品如烧结得到的陶瓷体进行金相切片检验分析时，将待检样品排列在模具内并灌封树脂制成树脂块，然后将固定在树脂块内的样品研磨、抛光，最后将树脂块放在显微镜下观察样品。有时检验者需要了解当前剖面在样品内的具体位置以及当前剖面的研磨深度，比如在发现样品存在内部缺陷时，想了解缺陷在样品内的具体位置和大致尺寸，以便分析缺陷的性质和产生原因；又或者为了更准确地控制研磨进度以免过度研磨错过所关注的剖面位置，尤其是像0201规格、01005规格、008004规格等外围尺寸极小的陶瓷电子元件更需要小心控制研磨进度。然而，常规的陶瓷电子元件金相切片的制备方法，检验者在研磨过程中无法获得上述信息，导致检验分析的质量欠佳，效率低。

技术实现要素：

基于此，本发明的目的在于克服上述现有技术的不足之处而提供一种陶瓷电子元件金相切片的制备方法。该方法制备得到的陶瓷电子元件金相切片，使检验者能够在研磨过程中获知当前剖面的研磨深度以及当前剖面在陶瓷电子元件内的具体位置，可以提高陶瓷电子元件金相切片检验分析的质量和效率。

为实现上述目的，本发明所采取的技术方案为：一种陶瓷电子元件金相切片的制备方法，包括如下步骤：

(1)将待检样品、单层瓷介电容器和两个填充块并列粘贴在基板上，所述两个填充块分别靠贴在单层瓷介电容器两侧；

(2)将模具粘贴在基板上，模具包围待检样品、单层瓷介电容器和填充块，然后往模具里面注入胶体，待胶体固化后得到胶块；

(3)将填充块从胶块中去除，从而单层瓷介电容器的两侧各形成一个空腔；

(4)将胶块研磨、抛光，即完成陶瓷电子元件金相切片的制备。

优选地，所述步骤(1)中，在将单层瓷介电容器粘贴在基板上时，使单层瓷介电容器的两个电极层垂直于研磨面，以便研磨时单层瓷介电容器的电容量随研磨深度变化而线性变化，并且检验者能够根据单层瓷介电容器的电容量方便准确地计算出研磨深度。

优选地，所述步骤(1)中，所述单层瓷介电容器为矩形，所述填充块为矩形。这样选择一方面可以比较稳固地粘贴在基板上，另一方面可以使电极层的一条边与研磨面平齐，建立电极层的垂直于研磨面的边长和单层瓷介电容器的电容量之间的线性关系。

优选地，所述步骤(1)中，所述单层瓷介电容器垂直于研磨面的边的长度，比所需的最大研磨深度大0.4mm以上；所述单层瓷介电容器与研磨面平齐的边的长度为2～3mm；所述单层瓷介电容器的厚度为1～2mm。

更优选地，所述步骤(1)中，所述单层瓷介电容器垂直于研磨面的边的长度，比所需的最大研磨深度大0.4～1mm。这一选择可以增加胶体与单层瓷介电容器的接触面积，防止研磨过程中单层瓷介电容器从胶块中脱出，全程提供电容量信息，并且防止单层瓷介电容器在研磨前的初始电容量太大，提高研磨时电容量变化率的显著程度，让检验者更准确地了解研磨深度。

优选地，所述步骤(1)中，所述填充块粘贴在基板上的一面的四边长度为1～2mm；所述填充块的高度比所需的最大研磨深度大0.2mm以上，所述填充块的高度比单层瓷介电容器垂直于研磨面的边的长度小0.2mm以上。

当填充块的高度比所需最大研磨深度大0.2mm以上，并且比单层瓷介电容器垂直于研磨面的边的长度小0.2mm以上，可以保证研磨过程中空腔具有足够的深度以便于测试夹具夹持单层瓷介电容器，并且增加胶体与单层瓷介电容器的接触面积，防止研磨过程中单层瓷介电容器从胶块中脱出。填充块粘贴在基板上的一面的四边长度为1～2mm，可以使空腔较大便于夹具端部伸入。填充块中同时与基板和电极层靠贴的边的长度比单层瓷介电容器的与研磨面平齐的边的长度小0.4mm以上，可以增加胶体与单层瓷介电容器的接触面积，防止研磨过程中单层瓷介电容器从胶块中脱出。

优选地，所述步骤(1)中，所述填充块周围还设有辅助块；所述辅助块通过与单层瓷介电容器围成空腔，辅助填充块成型。

优选地，在所述步骤(4)之前，还包括如下步骤：在空腔中外露的单层瓷介电容器的电极层上涂覆导电银浆或者导电银胶，并将其在80～120℃的温度范围内干燥。

当单层瓷介电容器和填充块靠贴得不够紧密时，胶体可能渗入单层瓷介电容器和填充块之间的一些空隙中，固化后形成胶块碎屑，从而阻隔测试夹具与单层瓷介电容器的电极的接触，较难测出电容量。当发生这种情况时，在空腔中外露的电极层上涂覆的导电银浆或者导电银胶，干燥后具有较好的导电性，可以作为电极层与测试夹具电连接的中介物，起到辅助电连接的作用，并且对单层瓷介电容器的电容量的影响可以忽略。

优选地，所述填充块为蜡、可可脂、代可可脂、食糖中的至少一种；将填充块从胶块中去除的方法为：将胶块放入80～100℃热水中浸泡至填充块被去除。

同时，本发明还提供一种所述制备方法制备得到的陶瓷电子元件金相切片。

相对于现有技术，本发明的有益效果为：

本发明的陶瓷电子元件金相切片的制备方法，将待检样品和单层瓷介电容器同时嵌入胶块中，并且在单层瓷介电容器的两侧各形成一个空腔，然后将待检样品和单层瓷介电容器同时研磨，研磨过程中可以通过空腔方便地测试单层瓷介电容器的电容量，通过电容量的变化推算出研磨深度，让检验者提供了解当前剖面的研磨深度以及当前剖面在陶瓷电子元件内的具体位置，提高检验分析的质量和效率。

附图说明

图1为本发明的陶瓷电子元件金相切片的制备方法的流程图；

图2为实施例1中将待检样品、单层瓷介电容器和填充块并列粘贴在基板上的俯视示意图；

图3为实施例2中将待检样品、单层瓷介电容器和辅助块并列粘贴在基板上的俯视示意图；

图4为实施例2中将待检样品、单层瓷介电容器和辅助块并列粘贴在基板上的另一俯视示意图；

其中，21、电极层；1、待检样品；2、单层瓷介电容器；3、填充块；4、基板；5、辅助块。

具体实施方式

为更好的说明本发明的目的、技术方案和优点，下面将结合附图和具体实施例对本发明作进一步说明。

实施例1

本发明所述陶瓷电子元件金相切片的一种实施例，本实施例所述陶瓷电子元件金相切片，如附图1所述，制备方法如下：

步骤1、将待检样品、单层瓷介电容器和两个填充块并列粘贴在基板上，使填充块分别靠贴在单层瓷介电容器两侧。

参阅图2，可以用双面胶将待检样品1、单层瓷介电容器2和填充块3并列粘贴在基板4上。粘贴的平面即为后续研磨处理的研磨面。

待检样品为陶瓷电子元件。

单层瓷介电容器2为常规结构，两个电极层21分别完全覆盖瓷介层22的相对两面，从而产生电容量。单层瓷介电容器为矩形，这样可以比较稳固地粘贴在基板上。将单层瓷介电容器粘贴在基板4上时，使单层瓷介电容器的两个电极层21垂直于研磨面。于是电极层的一条边与研磨面平齐。电极层为矩形，这样可以建立电极层的垂直于研磨面的边长和单层瓷介电容器的电容量之间的线性关系。

单层瓷介电容器垂直于研磨面的边的长度比所需最大研磨深度大0.4mm以上，并且优选的，比所需最大研磨深度大0.4～1mm。单层瓷介电容器的与研磨面平齐的边的长度可以为2～3mm，单层瓷介电容器的厚度可以为1～2mm，如此便于将单层瓷介电容器稳固地粘贴在基板上，并且单层瓷介电容器的制备比较容易。

填充块优选为长方体或大致长方体。两个填充块靠贴在单层瓷介电容器两侧，分别靠贴一个电极层。填充块粘贴在基板上的一面的四边长度可以为1～2mm，并且优选的，同时与基板和电极层靠贴的边的长度比单层瓷介电容器与研磨面平齐的边的长度小0.4mm以上。填充块粘贴在基板上时，其高度要比所需最大研磨深度大0.2mm以上，并且优选的，比单层瓷介电容器垂直于研磨面的边的长度小0.2mm以上。填充块可以为长方块状的蜡、可可脂、代可可脂、食糖等。

步骤2、将模具粘贴在基板上，模具包围待检样品、单层瓷介电容器和填充块，然后往模具里面注入胶体，待胶体固化后得到胶块。

模具的形状没有特别限制。注入的胶体包裹待检样品、单层瓷介电容器和填充块，固化后待检样品和单层瓷介电容器被牢固地镶嵌在胶块中，只露出一侧表面，即为研磨面。

胶体可以选择水晶胶、丙烯酸树脂等。

步骤3、将填充块从胶块中去除，从而单层瓷介电容器的两侧各形成一个空腔。

可以将胶块放入热水中浸泡，水温优选为80～100℃，更优选采用沸水。在热水作用下填充块溶解并从胶块中脱离出来。浸泡时间没有特别限制，以填充块基本被去除干净为佳，可以在浸泡同时搅动胶块以加快填充块的溶解。将填充块去除后，单层瓷介电容器的两侧分别形成一个长方体的空腔。

步骤4、将胶块研磨、抛光，完成陶瓷电子元件金相切片的制备。

可以将胶块用自动研磨机研磨，这样研磨后的胶块厚度均匀。研磨时待检样品和单层瓷介电容器同时被磨耗。研磨过程中可以随时使用光学显微镜对陶瓷电子元件进行检验，并且可以测试单层瓷介电容器的电容量，因为电极层的垂直于研磨面的边长和单层瓷介电容器的电容量具有正比关系，根据单层瓷介电容器的电容量变化率可以推算出单层瓷介电容器被磨掉的深度，也就是当前的研磨深度，从而可以及时调整研磨进度。并且，当研磨到发现待检样品的内部缺陷或者其他关注部位时，同样可以获知当前剖面在待检样品内的具体位置，提高检验分析的质量和效率。

使用lcr表测试单层瓷介电容器的电容量时，可以使用镍子型夹具、测试探针等测试夹具来夹持单层瓷介电容器。由于单层瓷介电容器两侧形成有空腔，可以将夹具端部伸入空腔中，从而便于稳固夹持单层瓷介电容器，使夹具与电极层良好地接触，容易测出电容量。

单层瓷介电容器垂直于基板的边的长度比所需最大研磨深度大0.4～1mm时，可以增加胶体与单层瓷介电容器的接触面积，防止研磨过程中单层瓷介电容器从胶块中脱出，全程提供电容量信息，并且防止单层瓷介电容器在研磨前的初始电容量太大，提高研磨时电容量变化率的显著程度，让检验者更准确地了解研磨深度。

填充块的高度比所需最大研磨深度大0.2mm以上，并且比单层瓷介电容器垂直于研磨面的边的长度小0.2mm以上，可以保证研磨过程中空腔具有足够的深度以便于测试夹具夹持单层瓷介电容器，并且增加胶体与单层瓷介电容器的接触面积，防止研磨过程中单层瓷介电容器从胶块中脱出。

填充块粘贴在基板上的一面的四边长度为1～2mm，可以使空腔较大便于夹具端部伸入。填充块中同时与基板和电极层靠贴的边的长度比单层瓷介电容器的与研磨面平齐的边的长度小0.4mm以上，可以增加胶体与单层瓷介电容器的接触面积，防止研磨过程中单层瓷介电容器从胶块中脱出。

优选的，在步骤4之前增加在空腔中外露的单层瓷介电容器的电极层上涂覆导电银浆或者导电银胶并将其在80～120℃的温度范围内干燥的步骤。当单层瓷介电容器和填充块靠贴得不够紧密时，胶体可能渗入单层瓷介电容器和填充块之间的一些空隙中，固化后形成胶块碎屑，从而阻隔测试夹具与单层瓷介电容器的电极的接触，较难测出电容量。当发生这种情况时，在空腔中外露的电极层上涂覆的导电银浆或者导电银胶，干燥后具有较好的导电性，可以作为电极层与测试夹具电连接的中介物，起到辅助电连接的作用，并且对单层瓷介电容器的电容量的影响可以忽略。

在其他的实施例中，电极层也可以只是部分覆盖瓷介层，只要保证电极层的一条边与研磨面平齐即可。

实施例2

本发明所述陶瓷电子元件金相切片的一种实施例，本实施例所述陶瓷电子元件金相切片，制备方法如下：

步骤1、将待检样品、单层瓷介电容器和辅助块并列粘贴在基板上，使辅助块与单层瓷介电容器的两侧表面各围出一个空腔。

单层瓷介电容器2的两侧可以分别与一个大致呈u形块状的辅助块5围成空腔，如图3所示；也可以分别与三个长方块状的辅助块5围成空腔，如图4所示；也可以分别与特定数量的其他形状的辅助块围成空腔。空腔优选为长方体。辅助块的材料可以为陶瓷、玻璃、金属、塑料等。可以采用待检样品作为辅助块。

步骤2、往空腔里面放入碎蜡，加热碎蜡使蜡熔化并填满空腔，待蜡液固化后得到蜡块。

可以热风枪以风速较小的热风将碎蜡加热使蜡熔化并且防止将蜡块吹飞，也可以将基板放在加热台上或放入加热箱中加热使蜡熔化。辅助块通过与单层瓷介电容器围成空腔，起到辅助蜡块成型的作用。

步骤3、将模具粘贴在基板上，模具包围待检样品、单层瓷介电容器、辅助块和蜡块，然后往模具里面注入胶体，待胶体固化后得到胶块。

步骤4、将蜡块从胶块中去除，从而单层瓷介电容器的两侧形成空腔。

将蜡块去除的方法与实施例1相同。

步骤5与实施例1的步骤4相同。

熔化的蜡具有流动性，可以填充空腔以及辅助块与单层瓷介电容器之间的一些空隙，所以蜡液固化后得到的蜡块与单层瓷介电容器紧密贴合，胶体不能渗入蜡块与单层瓷介电容器之间，从而步骤4中空腔内没有胶块碎屑，测试夹具与单层瓷介电容器的电极更容易形成良好的接触，容易测出电容量。

最后所应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。