基于阵列型传感器的计数系统、计数方法及阵列型传感器与流程
本公开涉及微电子技术领域，具体而言，涉及一种基于阵列型传感器的计数系统、计数方法及阵列型传感器。
背景技术：
随着微电子技术的发展，图像传感器等阵列型传感器被广泛应用于多种领域。阵列型传感器中包括多个阵列单元，各阵列单元可以接收光信号、声信号等外部信号，并输出相应的输出信号，而在阵列型传感器工作的过程中，通常需要先针对各阵列单元的输出信号进行计数，然后才能进行后续的其它处理。
现有技术中，针对每个阵列单元设置一个计数器，从而通过各计数器分别完成针对各阵列单元的计数过程。但采用现有技术的话，每个阵列单元都要设置相应的计数器会导致阵列单元面积浪费，为制造体积更小的阵列型传感器带来困难。
技术实现要素：
本公开的目的在于提供一种基于阵列型传感器的计数系统、计数方法及阵列型传感器，以节省阵列型传感器中的阵列单元面积。
为了实现上述目的，本公开采用的技术方案如下：
第一方面，本公开提出基于阵列型传感器的计数系统，包括：存储阵列和计算模块，所述存储阵列的输出端与所述计算模块的第一输入端连接，所述计算模块的输出端与所述存储阵列的输入端连接；
所述计算模块，用于基于多个阵列单元的输出信号进行计数，得到各所述阵列单元对应的累计计数值，并将各所述阵列单元对应的累计计数值存储至所述存储阵列；
所述存储阵列，用于存储各所述阵列单元的累计计数值。
可选地，所述计算模块，用于根据各所述阵列单元的输出信号所对应的计数规则以及各所述阵列单元的输出信号进行计数，得到各所述阵列单元的累计计数值。
可选地，所述计算模块包括至少一类计算单元；
所述计算单元，用于若接收到所述阵列单元的输出信号，则根据所述计算单元所对应的计数规则以及所述阵列单元的输出信号进行计数，得到所述阵列单元的累计计数值。
可选地，所述阵列型传感器包括图像传感器，所述阵列单元包括像素，所述输出信号包括对应混合信号的第一电信号和/或对应参考信号的第二电信号，所述混合信号包括所述参考信号和目标信号。
可选地，所述计算模块包括加法单元和/或减法单元；
所述加法单元，用于接收所述像素的所述第一电信号，并基于所述第一电信号进行累加计数；和/或，所述减法单元，用于接收所述像素的所述第二电信号，并基于各所述像素的所述第二电信号进行累减计数，得到所述像素的累计计数值。
可选地，所述图像传感器还包括与各所述像素连接的电压比较器，所述像素包括第一电容和第二电容，所述电压比较器用于将所述第一电容基于所述混合信号产生的电压与预设电压进行比较得到所述第一电信号、将所述第二电容基于所述参考信号产生的电压与所述预设电压进行比较得到所述第二电信号；
所述加法单元还用于基于所述第一电信号进行累加计数；和/或，所述减法单元还用于基于所述第二电信号进行累减计数，得到所述像素的累计计数值。
可选地，所述存储阵列包括多个存储单元，所述存储单元用于存储所述阵列单元的累计计数值。
可选地，所述系统还包括至少一个行选信号控制器，所述存储阵列包括一个存储模块或多个级联的所述存储模块，每个所述存储模块包括多个所述存储单元，各所述行选信号控制器分别与对应的所述存储模块中的各所述存储单元连接；
至少一个所述行选信号控制器，用于至少一个所述存储模块中的各所述存储单元按照级联顺序依次选通；
所述存储单元，用于若所述存储单元被选通，则将当前存储的数值更新为与所述存储单元级联的前一存储单元所存储的数值，或，所述计算模块输出的数值。
可选地，若所述存储阵列包括多个级联的所述存储模块，则各所述存储模块包括至少一个第一存储单元和至少一个第二存储单元，各所述第一存储单元分别对应一个所述阵列单元并存储相应阵列单元所对应的累计计数值，各所述第二存储单元用于共享缓存。
可选地，各所述存储模块所包括的相同数目的所述第一存储单元和相同数目的所述第二存储单元。
可选地，各所述存储模块中的所述第一存储单元和所述第二存储单元的级联顺序相同。
可选地，所述系统包括一个所述行选信号控制器，所述行选信号控制器的各行选信号线分别与各所述存储模块中相同位置的所述第一存储单元或所述第二存储单元连接；
所述行选信号控制器，用于通过多个所述行选信号线，按照预设周期依次控制各所述存储模块中相同位置的所述第一存储单元或所述第二存储单元选通。
可选地，各所述存储单元包括多个锁存器，各所述锁存器与相邻的所述存储单元中任一所述锁存器级联。
可选地，所述计算模块包括多个计算子模块，所述存储阵列中最后一行的各所述锁存器，分别通过所述计算子模块与所述存储阵列第一行中任一所述锁存器连接。
可选地，所述系统还包括列选信号控制器，各所述存储单元的输出端与所述计算模块的第一输入端连接，各所述存储单元的输入端分别与所述计算模块的输出端连接，且各所述存储单元与所述计算模块之间串接有开关，所述列选信号控制器分别和所述各所述存储单元与所述计算模块之间的开关连接；
所述列选信号控制器，用于按照预设次序控制各所述存储单元与所述计算模块之间的开关开启；
各所述存储单元，用于将所存储的所述累计计数值发送至所述计算模块，并接收所述计算模块计算更新后的所述累计计数值。
可选地，所述系统还包括总线，所述总线与所述存储阵列连接，所述总线用于读取并输出所述存储阵列中的数据。
第二方面，本公开提出一种基于阵列型传感器的计数方法，所述方法应用于基于阵列型传感器的计数系统，所述系统包括：存储阵列和计算模块，所述存储阵列的输出端与所述计算模块的第一输入端连接，所述计算模块的输出端与所述存储阵列的输入端连接，所述方法包括：
所述计算模块，基于多个阵列单元的输出信号进行计数，得到各所述阵列单元对应的累计计数值，并将各所述阵列单元对应的累计计数值存储至所述存储阵列；
所述存储阵列，存储各所述阵列单元的累计计数值。
可选地，所述计算模块，根据各所述阵列单元的输出信号所对应的计数规则以及各所述阵列单元的输出信号进行计数，得到各所述阵列单元的累计计数值。
可选地，所述计算模块包括至少一类计算单元；所述方法还包括：
所述计算单元，若接收到所述阵列单元的输出信号，则根据所述计算单元所对应的计数规则以及所述阵列单元的输出信号进行计数，得到所述阵列单元的累计计数值。
可选地，所述阵列型传感器包括图像传感器，所述阵列单元包括像素，所述输出信号包括对应混合信号的第一电信号和/或对应参考信号的第二电信号，所述混合信号包括所述参考信号和目标信号。
可选地，所述计算模块包括加法单元和/或减法单元；所述方法还包括：
所述加法单元，接收所述像素的所述第一电信号，并基于所述第一电信号进行累加计数；和/或，所述减法单元，接收所述像素的所述第二电信号，并基于各所述像素的所述第二电信号进行累减计数，得到所述像素的累计计数值。
可选地，所述图像传感器还包括与各所述像素连接的电压比较器，所述像素包括第一电容和第二电容，所述方法还包括：
所述电压比较器将所述第一电容基于所述混合信号产生的电压与预设电压进行比较得到所述第一电信号、将所述第二电容基于所述参考信号产生的电压与所述预设电压进行比较得到所述第二电信号；
所述加法单元，基于所述第一电信号进行累加计数；和/或，所述减法单元，基于所述第二电信号进行累减计数，得到所述像素的累计计数值。
可选地，所述存储阵列包括多个存储单元，所述存储单元用于存储所述阵列单元的累计计数值。
可选地，所述系统还包括至少一个行选信号控制器，所述存储阵列包括一个存储模块或多个级联的所述存储模块，每个所述存储模块包括多个所述存储单元，各所述行选信号控制器分别与对应的所述存储模块中的各所述存储单元连接；所述方法还包括：
至少一个所述行选信号控制器，至少一个所述存储模块中的各所述存储单元按照级联顺序依次选通；
所述存储单元，若所述存储单元被选通，则将当前存储的数值更新为与所述存储单元级联的前一存储单元所存储的数值，或，所述计算模块输出的数值。
可选地，若所述存储阵列包括多个级联的所述存储模块，则各所述存储模块包括至少一个第一存储单元和至少一个第二存储单元，各所述第一存储单元分别对应一个所述阵列单元并存储相应阵列单元所对应的累计计数值，各所述第二存储单元用于共享缓存。
可选地，各所述存储模块所包括的相同数目的所述第一存储单元和相同数目的所述第二存储单元。
可选地，各所述存储模块中的所述第一存储单元和所述第二存储单元的级联顺序相同。
可选地，所述系统包括一个所述行选信号控制器，所述行选信号控制器的各行选信号线分别与各所述存储模块中相同位置的所述第一存储单元或所述第二存储单元连接；所述方法还包括：
所述行选信号控制器，通过多个所述行选信号线，按照预设周期依次控制各所述存储模块中相同位置的所述第一存储单元或所述第二存储单元选通。
可选地，各所述存储单元包括多个锁存器，各所述锁存器与相邻的所述存储单元中任一所述锁存器级联。
可选地，所述计算模块包括多个计算子模块，所述存储阵列中最后一行的各所述锁存器，分别通过所述计算子模块与所述存储阵列第一行中任一所述锁存器连接。
可选地，所述系统还包括列选信号控制器，各所述存储单元的输出端与所述计算模块的第一输入端连接，各所述存储单元的输入端分别与所述计算模块的输出端连接，且各所述存储单元与所述计算模块之间串接有开关，所述列选信号控制器分别和所述各所述存储单元与所述计算模块之间的开关连接；所述方法还包括：
所述列选信号控制器，按照预设次序控制各所述存储单元与所述计算模块之间的开关开启；
各所述存储单元，将所存储的所述累计计数值发送至所述计算模块，并接收所述计算模块计算更新后的所述累计计数值。
可选地，所述系统还包括总线，所述总线与所述存储阵列连接，所述总线用于读取并输出所述存储阵列中的数据。
第三方面，本公开还提出一种阵列型传感器，所述阵列型传感器设置有如第一方面任一所述的计数系统。
在本公开实施例中，基于阵列型传感器的计数系统包括存储阵列和计算模块，存储阵列的输出端与计算模块的第一输入端连接，计算模块的输出端与存储阵列的输入端连接，计算模块，用于基于多个阵列单元的输出信号进行计数，得到各阵列单元对应的累计计数值，并将各阵列单元对应的累计计数值存储至存储阵列，存储阵列，用于存储各阵列单元的累计计数值，从而实现了多个阵列单元可以共用一个存储阵列和计算模块进行计数，节省了阵列单元面积。
本公开的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开了解。本公开的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本公开的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本公开所提供的一种基于阵列型传感器的计数系统的结构示意图；
图2示出了本公开所提供的另一种基于阵列型传感器的计数系统的结构示意图；
图3示出了本公开所提供的另一种基于阵列型传感器的计数系统的结构示意图；
图4示出了本公开所提供的另一种基于阵列型传感器的计数系统的结构示意图；
图5示出了本公开所提供的一种锁存器的结构示意图；
图6示出了本公开所提供的另一种基于阵列型传感器的计数系统的结构示意图；
图7示出了本公开所提供的另一种基于阵列型传感器的计数系统的结构示意图；
图8示出了本公开所提供的一种行选信号的时序图；
图9示出了本公开所提供的一种存储模块的结构示意图；
图10示出了本公开所提供的另一种基于阵列型传感器的计数系统的结构示意图；
图11示出了本公开所提供的另一种基于阵列型传感器的计数系统的结构示意图；
图12示出了本公开所提供的另一种基于阵列型传感器的计数系统的结构示意图；
图13示出了本公开所提供的基于阵列型传感器的计数方法的流程示意图；
图14示出了本公开所提供的一种存储阵列的存储状态示意图；
图15示出了本公开所提供的另一种存储阵列的存储状态示意图；
图16示出了本公开所提供的另一种存储阵列的存储状态示意图。
标号：100-存储阵列；110-存储单元；111-第一存储单元；112-第二存储单元；120-锁存器；121-开关；122-反相器；130-存储模块；200-计算模块；210-计算单元；220-加法单元；230-减法单元；240-半加器；250-半减器；260-计算子模块；300-电压比较器；400-行选信号控制器；500-列选信号控制器；600-总线。
具体实施方式
下面将结合本公开中附图，对本公开中的技术方案进行清楚、完整地描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在对本公开进行详细地解释之前，先对本公开的应用场景予以介绍。
阵列型传感器可以按照传感原理进行分类，例如可以包括压阻式、压电式、光电式、电容式和电磁式等类型的阵列型传感器，该阵列型传感器中可以包括多个阵列单元。其中，阵列单元可以为阵列型传感器中检测外部信号的最小单位。比如，当该阵列型传感器为图像传感器时，该阵列单元可以为像素；当该阵列型传感器为声学传感器时，该阵列单元可以为麦克风。
由于分别针对阵列型传感器中每个阵列单元设置相应的计数器时，会导致阵列单元面积浪费，为制造体积更小的阵列型传感器带来困难，因此，本公开提供了一种基于阵列型传感器的计数系统，通过多个阵列单元公用一个计算模块和存储阵列，有效节省阵列单元面积，以便于实现更小体积的阵列型传感器。
请参照图1，为公开所提供的一种基于阵列型传感器的计数系统的结构示意图。该系统包括：存储阵列100和计算模块200，存储阵列100的输出端与计算模块200的第一输入端连接，计算模块200的输出端与存储阵列100的输入端连接，计算模块200，用于基于多个阵列单元的输出信号进行计数，得到各阵列单元对应的累计计数值，并将各阵列单元对应的累计计数值存储至存储阵列100，存储阵列100，用于存储各阵列单元的累计计数值。
其中，阵列型传感器中可以设置至少一个上述计数系统，每个计数系统可以针对多个阵列单元进行计数，那么也就不需要针对各阵列单元分别设置计数器，从而能够节省阵列单元面积，且当一个计数系统所针对的阵列单元越多，所节省的阵列单元面积也就越多。
存储阵列100可以具有数据存储功能，从而可以存储多个阵列单元的累计计数值。计算模块200可以具有数据运算能力，从而可以实现对各阵列单元的累计计数。存储阵列100和计算模块200首尾连接，确保了计算模块200可以多次循环地从存储阵列100获取各阵列单元的累计计数值，根据该阵列单元的输出信号，在该累计计数值的基础上进行累计，并将更新后的累计计数值存储至该存储阵列100，直至得到最终的累计计数值。
其中，计算模块200可以按照时分共用的方式，针对各阵列单元进行计数。
累计计数值的长度可以为nbit(比特)，其中，n为正整数，例如，n可以为10。当然，在实际应用中n也可以为其它数值，本公开对此累计计数值的长度大小不做具体限定。
可选地，计算模块200可以在累计计数的时长大于或等于第一预设时长时停止累计，或者，在累计计数的次数达到预设次数时停止累计。之后，存储阵列100可以将阵列单元的累计计数值清零，计算模块200可以重新对各阵列单元的累计计数值进行累计。当然，在实际应用中，计算模块200可以通过其他方式确定停止累计及重新累计的时机，本公开对此不做具体限定。
需要说明的是，第一预设时长或预设次数可以通过事先设置得到。
还需要说明的是，当计算模块200开始或重新进行计数时，存储阵列100中累计计数值可以为0。
在本公开实施例中，基于阵列型传感器的计数系统包括存储阵列100和计算模块200，存储阵列100的输出端与计算模块200的第一输入端连接，计算模块200的输出端与存储阵列100的输入端连接，计算模块200，用于基于多个阵列单元的输出信号进行计数，得到各阵列单元对应的累计计数值，并将各阵列单元对应的累计计数值存储至存储阵列100，存储阵列100，用于存储各阵列单元的累计计数值，从而实现了多个阵列单元可以共用一个存储阵列100和计算模块200进行计数，节省了阵列单元面积。
可选地，在如前述的计数系统的基础上，计算模块200，用于根据各阵列单元的输出信号所对应的计数规则以及各阵列单元的输出信号进行计数，得到各阵列单元的累计计数值。
由于阵列单元可能会输出一种以上的输出信号，而针对不同的输出信号可能需要按照不同的计数方式进行计数，那么为了提高计数的可靠性，可以按照输出信号所对应的计数方式进行计数。
计数规则用于指示相应的计数方式，且可以事先根据阵列单元的输出信号，设置相应的计数规则。
可选地，计数规则可以包括累加和累减中的至少一个，当然，在实际应用中，也可以包括其它的计数规则，本公开对此计数规则的类型不做具体限定。
可选地，请参照图2，为公开所提供的另一种基于阵列型传感器的计数系统的结构示意图。在如前述的计数系统的基础上，计算模块200包括至少一类计算单元210，计算单元210，用于若接收到阵列单元的输出信号，则根据计算单元210所对应的计数规则以及阵列单元的输出信号进行计数，得到阵列单元的累计计数值。
为了进一步提高按照输出信号对应的计算规则进行计数的可靠性，计算模块200中可以包括至少一类的计算单元210，其中，每一类的计算单元210可以对应一种计算规则，那么对于输入至该计算单元210的输出信号，该计算单元210便可以基于相应的计算规则以及该输出信号进行计数，比如，计算模块200可以包括但不限于用于进行加法计算的加法单元220和用于进行减法计算的减法单元230两类计算单元210中的至少一个。
可选地，在如前述的计数系统的基础上，阵列型传感器包括图像传感器，阵列单元包括像素，输出信号包括对应混合信号的第一电信号和/或对应参考信号的第二电信号，混合信号包括参考信号和目标信号。
当阵列单元包括像素时，混合信号、参考信号和目标信号均可以为光信号，其中，参考信号可以为背景光信号，目标信号可以为用于实际用于成像的成像光信号；在雷达测距领域中，参考信号可以为背景光信号，目标信号可以为用于获得距离信息的回波信号，所述回波信号是指雷达发射出的光信号或电磁波信号经探测物体反射后的信号。相应的，混合信号可以为包括该背景光信号和该成像光信号的混合光信号。图像传感器在成像过程中所接收的光信号是由成像光信号和背景光信号所组合成的混合光信号，背景光信号会干扰成像质量。为了从混合光信号中分离得到目标信号，避免背景光信号对成像的干扰，现有技术通常是通过每个像素对应的计数器，分别基于第一电信号计数得到第一计数值、基于第二电信号计数得到第二计数值，然后获取第一计数值与第二计数值的差值作为与该像素对应的计数结果，不仅浪费像素面积而且数据处理效率较低。而在本公开中，计算模块200可以基于多个像素的第一电信号和第二电信号对应的计数规则，分别针对各像素进行计数，所得到的累计计数值即可以表示目标信号，既不需要针对各像素设置计数器，节省了像素面积，且在输出信号包括第一电信号和第二电信号时，不需要分别计数得到第一计数值和第二计数值然后再获取第一计数值与第二计数值的差值，能够在计数过程中实现部分数据处理，缓解了成像过程中后续其他处理单元的数据处理压力，提高了数据处理效率。
需要说明的是，在实际应用中，基于阵列型传感器的传感类型的不同，或者阵列单元的不同，混合信号、参考信号和目标信号也可以为其它类型的信号，比如声信号等，其中参考信号可以为背景噪声，目标信号可以为实际需要获得的有用的声音信号，其应用场景包括但不限于声音信号的放大、传输、识别等。
可选地，请参照图3，为公开所提供的另一种基于阵列型传感器的计数系统的结构示意图。在如前述的计数系统的基础上，计算模块200包括加法单元220和/或减法单元230，加法单元220，用于接收像素的第一电信号，并基于第一电信号进行累加计数；和/或，减法单元230，用于接收像素的第二电信号，并基于各像素的第二电信号进行累减计数，得到像素的累计计数值。
其中，加法单元220可以包括加法器或半加器240，减法单元230可以包括减法器或半减器250。
需要说明的是，在实际应用中，对于各阵列单元，可以由加法单元220来根据第一电信号进行累加计数，再由减法单元230在累加计数得到的累计计数值的基础上进行累减计数，当然，在实际应用中，也可以先进行累减计数再进行累加计数，本公开对进行累加计数和累减计数的次序不做具体限定。
可选地，请参照图4，为公开所提供的另一种基于阵列型传感器的计数系统的结构示意图。继续以图像传感器为例，在如前述的计数系统的基础上，图像传感器还包括与各像素连接的电压比较器300，像素包括第一电容和第二电容，电压比较器300用于将第一电容基于混合信号产生的电压与预设电压进行比较得到第一电信号、将第二电容基于参考信号产生的电压与预设电压进行比较得到第二电信号，加法单元220还用于基于第一电信号进行累加计数，和/或，减法单元230还用于基于第二电信号进行累减计数，得到像素的累计计数值。
其中，电压比较器300的输出端可以与计算模块200的第二输入端连接。
以先进行累加再进行累减为例，当电压比较器300将像素中第一电容基于混合信号产生的电压与预设电压进行比较得到第一电信号时，加法单元220可以从存储阵列100获取该像素的累计计数值，基于第一电信号对该累计计数值进行累加计数，并将更新后的累计计数值存储至存储阵列100；当电压比较器300将像素中第二电容基于参考信号产生的电压与预设电压进行比较得到第二电信号时，减法单元230可以从存储阵列100获取累加之后的累计计数值，并基于第二电信号对所获取到的累计计数值进行累减，并将更新之后的累计计数值存储至存储阵列100。
需要说明的是，预设电压可以通过事先设置得到。
当然，在实际应用中，根据阵列型传感器的传感原理的不同，图像传感器中也可以包括用于将其它种类的输出信号进行比较的比较器。
可选地，在如前述的计数系统的基础上，存储阵列100包括多个存储单元110，存储单元110用于存储阵列单元的累计计数值。
为了便于分别对各阵列单元的累计计数值进行存储，存储阵列100中可以包括多个存储单元110，且存储单元110的数目可以多于或等于阵列单元的数目。
其中，存储单元110可以包括多个锁存器120，每个锁存器120可以存储1bit的数值，那么n个锁存器120即可实现nbit的数值存储，n可以为正整数。
可选地，请参照图5，为本公开所提供的一种锁存器120的结构示意图。在如前述的计数系统的基础上，该锁存器120包括级联的开关121和反相器122，其中，d表示锁存器120的输入，
可选地，请参照图6，为公开所提供的另一种基于阵列型传感器的计数系统的结构示意图。在如前述的计数系统的基础上，该系统还包括至少一个行选信号控制器400，存储阵列100包括一个存储模块130或多个级联的存储模块130，每个存储模块130包括多个存储单元110，各行选信号控制器400分别与对应的存储模块130中的各存储单元110连接，至少一个行选信号控制器400，用于至少一个存储模块130中的各存储单元110按照级联顺序依次选通，存储单元110，用于若存储单元110被选通，则将当前存储的数值更新为与存储单元110级联的前一存储单元110所存储的数值，或，计算模块200输出的数值。
由于存储阵列100中会存储多个阵列单元的累计数值，且计算模块200需要通过时分共用的方式对个像素进行循环计数，因此为了确保能够通过时分共用的方式对各像素有序地进行循环计数，提高计数的准确性和效率，存储阵列100包括的多个存储单元110可以通过级联的方式设置，当存储阵列100包括一个存储模块130时，该存储模块130中的存储单元110级联，且当存储阵列100包括多个存储模块130时，各存储模块130中的存储单元110级联且多个存储模块130也级联。
行选信号控制器400可以包括多个行选信号线，各行选信号线可以连接至少一个的存储单元110，因此该行选信号控制器400通过多个行选信号线对应的至少一个存储模块130所包括的存储单元110连接，从而可以通过任一行选信号线，控制与该行选信号线所连接的存储单元110选通。那么通过至少一个行选信号控制器400，即可以控制各存储模块130中的存储单元110按照级联次序依次讯通，相应的，存储阵列100中存储的多个阵列单元的累计计数值，可以依次从第一个存储单元110转移至最后一个存储单元110，并传输至计算模块200进行计数，然后再通过第一个存储单元110接收计算模块200计数更新后的累计计数值，如此循环，直至计数结束。
需要说明的是，在图6中，仅示意性地示出了第一个存储模块130中所包括的存储单元110，可以理解的是，在实际应用中，存储阵列100可以包括n个存储模块130以及行选信号控制器400、各存储模块130均可以包括m个存储单元110，其中，m和n为正整数，且各存储模块130中所包括的存储单元110的数目可以不同。
可选地，请参照图7，为公开所提供的另一种基于阵列型传感器的计数系统的结构示意图。在如前述的计数系统的基础上，各存储单元110包括多个锁存器120，各锁存器120与相邻的存储单元110中任一锁存器120级联。
由前述可知，存储单元110可以包括n个锁存器120来存储长度为nbit的累计计数值，因此，当存储阵列100中的各存储单元110级联时，各存储单元110中的各锁存器120可以分别与相邻存储单元110中的一个锁存器120级联，从而确保累计计数值中每个bit的数值能够依次按照级联的顺序进行转移。
可选地，如图7所示，e1、e2、…、en中的每个行选信号线均可以与相应存储单元110中的各锁存器120连接，从而可以控制该存储单元110中的各锁存器120选通。
可选地，请参照图7，在如前述的计数系统的基础上，计算模块200包括多个计算子模块260，存储阵列100中最后一行的各锁存器120，分别通过计算子模块260与存储阵列100第一行中任一锁存器120连接。
其中，各计算子模块260可以包括并联的前述中至少一类的计算单元210，比如如图7所示，该计算子模块260包括并联的半加器240和半减器250。以计数过程为先累加再累减为例，存储阵列100中最后一个存储单元110所包括的锁存器120可以将存储的数值输入至半加器240，半加器240将累加结果输入至存储阵列100中的第一个存储单元，当需要累加的阵列输出信号与各存储单元110所存储的累计计数值进行累加计数完成之后，存储阵列100中最后一个存储单元110所包括的锁存器120可以将存储的数值和需要累减的阵列输出信号均输入至半减器250，半减器250将累减结果输入至存储阵列100中的第一存储单元，直至对存储阵列100中各存储单元所存储的累计计数值进行累减结束，即得到经历先累加再累减后的累计计数值。
可选地，请参照图8，为本公开提供的一种行选信号的时序图。在每个预设周期tns(纳秒)内，行选信号控制器400可以每间隔第二预设时长t/nns，依次控制行选信号e1、e2、…、en为高电平，从而控制存储模块130中相应的存储单元110选通，且选通的时长均为第三预设时长。其中，n为存储模块130所包括的存储单元110的数目。
其中，当一个预设周期结束时，该存储模块130中存储的各存储单元110所存储的数据均转移至下一级联的存储单元110。
需要说明的是，上述预设周期、第二预设时长以及第三预设时长可以通过事先设置得到。
还需要说明的是，第三预设时长可以小于或等于第二预设时长，从而确保各行选信号在时间上不会交叠。
可选地，第一电信号和第二电信号的长度均与累计计数值的长度相同，即都为nbit。nbit的第一电信号或第二电信号分别输入至n个计算子模块260，各计算子模块260中的加法单元220(比如如图7中所示的半加器240)分别将第一电信号各bit的数值与来自存储阵列100最后一个存储单元110中对应的锁存器120的数值进行相加，如果第一电信号中该bit的数值为1，则将相加后的数值输出至存储阵列100第一个存储单元110中对应的锁存器120。各计算子模块260中的减法单元230(比如如图7中所示的半减器250)将来自存储阵列100最后一个存储单元110中对应的锁存器120的数值减去第二电信号中相应bit的数值，如果第二电信号中该bit的数值为1，则将相减后的数值输出至存储阵列100第一个存储单元110中对应的锁存器120。当然，若来自第一电信号和第二电信号某个bit的数值为0，则加法单元220或减法单元230可以直接将来自存储阵列100最后一个存储单元110中对应的锁存器120的数值输出至存储阵列100第一个存储单元110中对应的锁存器120。
需要说明的是，为了便于对存储单元110所包括的锁存器120、以及存储单元分别与行选信号控制器400和计算模块200的连接方式进行说明，图7中仅示出了存储阵列100中包括一个存储模块130的情况，在实际应用中，存储阵列100可以包括更多的存储模块130。
可选地，请参照图9，为本公开提供的一种存储模块130的结构示意图。在如前述的计数系统的基础上，若存储阵列100包括多个级联的存储模块130，则各存储模块130包括至少一个第一存储单元111和至少一个第二存储单元112，各第一存储单元111分别对应一个阵列单元并存储相应阵列单元所对应的累计计数值，各第二存储单元112用于共享缓存。
由于当存储阵列100中的各存储单元110级联时，存储单元110所存储的数据在进行转移时可能需要通过额外的存储空间进行数据缓存，因此为了确保存储阵列100所存储的多个累计计数值都能够依次循环输出至计算模块200，从而完成累计计数，进一步提高存储阵列100存储数据的可靠性，各存储模块130可以设置第一存储单元111和第二存储单元112。
需要说明的是，图9中仅示例性地给出了一个存储模块130包括2个第一存储单元111和1个第二存储单元112，且第二存储单元112设置在该存储模块130的最末端，但在实际应用中，各存储模块130所包括的第一存储单元111的数目、第二存储单元112的数目以及第一存储单元111和第二存储单元112的级联次序，可以是事先设置的其它方式。
以存储阵列100仅包括一个如图9所示的存储模块130为例，在累计计数过程中的某个时刻，2个第一存储单元111中分别存储有对应阵列单元的累计计数值，第二存储单元112为空，那么可以先将第二个第一存储单元111中的累计计数值转移至第二存储单元112，从而输出至计算模块200，然后将第一个第一存储单元111存储的累计计数值转移至第二个第一存储单元111，接着可以第一个第一存储单元111可以接收计算模块200更新后的累计计数值进行存储，那么也就完成了一次对第二个第一存储单元111中所存储的累计计数值的更新，如此循环，即可实现对2个第一存储单元111所对应阵列单元的累计计数。
可选地，请参照图10，为公开所提供的另一种基于阵列型传感器的计数系统的结构示意图。在如前述的计数系统的基础上，各存储模块130所包括的相同数目的第一存储单元111和相同数目的第二存储单元112，各存储模块130中的第一存储单元111和第二存储单元112的级联顺序相同，该系统包括一个行选信号控制器400，行选信号控制器400的各行选信号线分别与各存储模块130中相同位置的第一存储单元111或第二存储单元112连接，行选信号控制器400，用于通过多个行选信号线，按照预设周期依次控制各存储模块130中相同位置的第一存储单元111或第二存储单元112选通。
为了减少所需的行选信号控制器400的数目，从而进一步节省阵列单元面积，各存储模块130可以包括相同数目的第一存储单元111和相同数目的第二存储单元112，且其中第一存储单元111和第二存储单元112的级联顺序相同，从而可以通过一个行选信号控制器对各存储模块130进行控制。
其中，预设周期可以通过事先设置得到。
需要说明的是，在实际应用中，各存储模块130也可以仅包括相同数目的第一存储单元111和相同数目的第二存储单元112，但各存储模块130中第一存储单元111和第二存储单元112的级联顺序可以不同，此时，仍然可以通过一个行选信号控制器400对各存储模块130进行控制，只是每个行选信号线可能分别与各存储模块130中不同位置的第一存储单元111或第二存储单元112连接。
可选地，请参照图11，为公开所提供的另一种基于阵列型传感器的计数系统的结构示意图。在如前述的计数系统的基础上，该系统还包括列选信号控制器500，各存储单元110的输出端与计算模块200的第一输入端连接，各存储单元110的输入端分别与计算模块200的输出端连接，且各存储单元110与计算模块200之间串接有开关，列选信号控制器500分别和各存储单元110与计算模块200之间的开关连接，列选信号控制器500，用于按照依次控制各存储单元110与计算模块200之间的开关开启，各存储单元110，用于将所存储的累计计数值发送至计算模块200，并接收计算模块200计算更新后的累计计数值。
其中，如图11所示，列选信号控制器500的同一列选信号线，与同一存储单元110对应的两个开关连接，当该两个开关被选通时，存储单元110与计算模块200连通，该存储单元可以将所存储的累计计数值输入至计算模块200，并接收计算模块200更新后的累计计数值。那么列选信号控制器500即可以通过依次控制各存储单元110与计算模块200连通，从而确保各存储单元110对计算模块200的时分共用。
需要说明的是，各存储单元110可以包括多个锁存器120，计算模块200可以包括多个计算子模块260，且各锁存器120可以分别连接一个计算子模块260。
可选地，请参照图12，为公开所提供的另一种基于阵列型传感器的计数系统的结构示意图。在如前述的计数系统的基础上，该系统还包括总线600，总线600与存储阵列100连接，总线600用于读取并输出存储阵列100中的数据。
为了便于读取存储阵列100中各像素的累计计数值，该计数系统还可以包括总线600。该总线600可以与存储阵列100之间可以设置有开关，当计数过程结束时，该开关闭合，可以通过总线600获取存储阵列100中各像素的累计计数值。
总线600可读取数据的长度可以与累计计数值的长度相同，即可以为nbit。
可选地，若存储阵列100包括第一存储单元111和第二存储单元112，则总线600可以与各第一存储单元111连接，相应的，行选信号控制器400可以用于将存储阵列100中存储的各阵列单元的累计计数值，转移至各阵列单元所对应的第一存储单元111中。
请参照图13，为本公开所提供的一种基于阵列型传感器的计数方法的流程示意图。该方法可以应用于前述任一基于阵列型传感器的计数系统中，该系统包括：存储阵列100和计算模块200，存储阵列100的输出端与计算模块200的第一输入端连接，计算模块200的输出端与存储阵列100的输入端连接。需要说明的是，本公开所述的基于阵列型传感器的计数方法并不以图13以及以下所述的具体顺序为限制，应当理解，在其它实施例中，本公开所述的图像传感器的计数方法其中部分步骤的顺序可以根据实际需要相互交换，或者其中的部分步骤也可以省略或删除。下面将对图13所示的流程进行详细阐述。
步骤1301，计算模块200，基于多个阵列单元的输出信号进行计数，得到各阵列单元对应的累计计数值，并将各阵列单元对应的累计计数值存储至存储阵列100。
步骤1302，存储阵列100，存储各阵列单元的累计计数值。
在本公开实施例中，基于阵列型传感器的计数系统包括存储阵列100和计算模块200，存储阵列100的输出端与计算模块200的第一输入端连接，计算模块200的输出端与存储阵列100的输入端连接，计算模块200，用于基于多个阵列单元的输出信号进行计数，得到各阵列单元对应的累计计数值，并将各阵列单元对应的累计计数值存储至存储阵列100，存储阵列100，用于存储各阵列单元的累计计数值，从而实现了多个阵列单元可以共用一个存储阵列100和计算模块200进行计数，节省了阵列单元面积。
可选地，计算模块200，用于根据各阵列单元的输出信号所对应的计数规则以及各阵列单元的输出信号进行计数，得到各阵列单元的累计计数值。
可选地，计算模块200包括至少一类计算单元210；该方法还包括：
计算单元210，若接收到阵列单元的输出信号，则根据计算单元210所对应的计数规则以及阵列单元的输出信号进行计数，得到阵列单元的累计计数值。
可选地，阵列型传感器包括图像传感器，阵列单元包括像素，输出信号包括对应混合信号的第一电信号和/或对应参考信号的第二电信号，混合信号包括参考信号和目标信号。
可选地，计算模块200包括加法单元220和/或减法单元230；该方法还包括：
加法单元220，接收像素的第一电信号，并基于第一电信号进行累加计数；和/或，减法单元230，接收像素的第二电信号，并基于各像素的第二电信号进行累减计数，得到像素的累计计数值。
可选地，图像传感器还包括与各像素连接的电压比较器300，像素包括第一电容和第二电容，该方法还包括：
电压比较器300将第一电容基于混合信号产生的电压与预设电压进行比较得到第一电信号、将第二电容基于参考信号产生的电压与预设电压进行比较得到第二电信号，加法单元220基于第一电信号进行累加计数，和/或，减法单元230基于第二电信号进行累减计数，得到像素的累计计数值。
可选地，存储阵列100包括多个存储单元110，存储单元110用于存储阵列单元的累计计数值。
可选地，该系统还包括至少一个行选信号控制器400，存储阵列100包括一个存储模块130或多个级联的存储模块130，每个存储模块130包括多个存储单元110，各行选信号控制器400分别与对应的存储模块130中的各存储单元110连接；该方法还包括：
至少一个行选信号控制器400，至少一个存储模块130中的各存储单元110按照级联顺序依次选通，存储单元110，若存储单元110被选通，则将当前存储的数值更新为与存储单元110级联的前一存储单元110所存储的数值，或，计算模块200输出的数值。
可选地，若存储阵列100包括多个级联的存储模块130，则各存储模块130包括至少一个第一存储单元111和至少一个第二存储单元112，各第一存储单元111分别对应一个阵列单元并存储相应阵列单元所对应的累计计数值，各第二存储单元112用于共享缓存。
可选地，各存储模块130所包括的相同数目的第一存储单元111和相同数目的第二存储单元112。
可选地，各存储模块130中的第一存储单元111和第二存储单元112的级联顺序相同。
可选地，该系统包括一个行选信号控制器400，行选信号控制器400的各行选信号线分别与各存储模块130中相同位置的第一存储单元111或第二存储单元112连接；该方法还包括：
行选信号控制器400，用于通过多个行选信号线，按照预设周期依次控制各存储模块130中相同位置的第一存储单元111或第二存储单元112选通。
可选地，各存储单元110包括多个锁存器120，各锁存器120与相邻的存储单元110中任一锁存器120级联。
可选地，计算模块200包括多个计算子模块260，存储阵列100中最后一行的各锁存器120，分别通过计算子模块260与存储阵列100第一行中任一锁存器120连接。
可选地，该系统还包括列选信号控制器500，各存储单元110的输出端与计算模块200的第一输入端连接，各存储单元110的输入端分别与计算模块200的输出端连接，且各存储单元110与计算模块200之间串接有开关，列选信号控制器500分别和各存储单元110与计算模块200之间的开关连接；该方法还包括：
列选信号控制器500，用于按照预设次序控制各存储单元110与计算模块200之间的开关开启，各存储单元110，用于将所存储的累计计数值发送至计算模块200，并接收计算模块200计算更新后的累计计数值。
可选地，该系统还包括总线600，总线600与存储阵列100连接，总线600用于读取并输出存储阵列100中的数据。
上述方法实施例中的相关步骤的实施方式及其有益效果，可以参见前述系统中相关描述，此处不再一一赘述。
以下将结合如图10所示的基于阵列型传感器的计数系统，以图像传感器为例，对本公开所提供的基于阵列型传感器的计数方法进行说明。
请参照图14-16，为本公开所提供的三种存储阵列100的存储状态示意图。
假设该计数系统对应4个像素，各像素包括第一电容ci1和第二电容ci2，其中，ci1为第i个像素中用于接收混合光信号的电容，ci2为第i个像素中用于接收背景光信号的电容，i＝1，2，3，4。
该计数系统的存储阵列100包括两个存储模块130，各存储模块130包括2个第一存储单元111和1个第二存储单元112，且第二存储单元112处于所在存储模块130的最末端。两个存储模块130中的第一存储单元111和1个第二存储单元112分别由3个行选信号进行控制，每个行选信号控制两个存储模块130中相同位置的第一存储单元111或第二存储单元112。假设如图10所示的计数系统中的计算模块200包括加法单元220和减法单元230，则该存储阵列100中最后一个第二存储单元112通过加法单元220和减法单元230，与该存储阵列100中第一个第一存储单元111连接。
在计数过程中，c11、c21、c31、c41与预设电压的比较结果依次输入至加法单元220进行加法运算，计算得到的累计计数值反馈至存储阵列100保存，之后，c12、c22、c32、c42与预设电压的比较结果依次输入至减法单元230进行减法运算，减法单元230分别将各像素的累计计数值减去c12、c22、c32、c42与预设电压的比较结果，从而完成8电容的循环计数，得到各像素的累计计数值，各累计计数值分别表示c11-c12、c21-c22、c31-c32、c41-c42。
如图14所示，从左到右分别表示存储阵列100在四个时刻的存储状态，δc1[0]、δc2[0]、δc3[0]和δc4[0]分别表示c11[0]与c12[0]、c21[0]与c22[0]、c31[0]与c32[0]、c41[0]与c42[0]的初始差值，δc1[i]、δc2[i]、δc3[i]和δc4[i]表示计数过程中的某个累积差值。
电压比较器300的输出结果c11[i]进入加法单元220，一个预设周期内，行选信号e1、e2、e3依次为高电平，其中，e1、e2、e3分别用于各存储模块130中的第一个第一存储单元111、第二存储单元112和第二个第一存储单元111选通。
当e1为高电平时，第一个存储模块130中第二存储单元112存储的δc3[i]迁移至第二存储模块130中的第一个第一存储单元111，第二个存储模块130中的第二存储单元112中的δc1[i]通过加法单元与c11[i]相加，得到δc1[i+1]并输出至第一个存储模块130中的第一个第一存储单元111。
当e2为高电平时，第一个存储模块130中第二个第一存储单元111存储的δc4[i]迁移至第一个存储模块130中的第二存储单元112，第二个存储模块130中第二个第一存储单元111存储的δc2[i]迁移至第一个存储模块130中的第二存储单元112。
当e3为高电平时，第一个存储模块130中的第一个第一存储单元111存储的δc1[i+1]迁移至第一个存储模块130中的第二个第一存储单元111，第二个存储模块130中第一个第一存储单元111存储的δc3[i]迁移至第二个存储模块130中第二个第一存储单元111。
经过一个预设周期之后，整个存储阵列100的数据顺序自下而上由δc1[i]、δc2[i]、δc3[i]、δc4[i]变为δc2[i]、δc3[i]、δc4[i]、δc1[i+1]，整体向前移了一次，其中有两个存储单元110存储了中间状态。
如图15所示，从左到右分别表示存储阵列100在七个时刻的存储状态。当经过四个预设周期之后，δc1[i]、δc2[i]、δc3[i]、δc4[i]依次与相应的比较结果相加后反馈回存储单元110中继续循环，4个第一存储单元111中的数据顺序变为δc1[i+1]、δc2[i+1]、δc3[i+1]、δc4[i+1]，在四个预设周期之后，各第一存储单元111所存储依然是对应像素的累计计数值，且各累计计数值均经过一次更新。
如图16所示，从左到右分别表示存储阵列100在四个时刻的存储状态。在第五个预设周期-第八个预设周期，电压比较器300的输出结果c12[i]、c22[i]、c32[i]、c42[i]进入减法单元230，分别得到δc1[i+2]＝δc1[i]+(c11[i]-c12[i])。同理可得δc2[i+2]＝δc2[i]+(c21[i]-c22[i])、δc3[i+2]＝δc3[i]+(c31[i]-c32[i])、δc4[i+2]＝δc4[i]+(c41[i]-c42[i])，计数结束，计数得到的累计计数值存储在锁存器中，通过总线600读出。
需要说明的是，如果将图像传感器替换为其他传感器，其实现方式类似，区别在于内部的阵列单元的不同，以声音传感器为例，可以将上述实施例中的像素替换为麦克风，在此不再赘述。
本公开还提出了一种阵列型传感器，该阵列型传感器设置有前述任一种的计数系统。
该阵列型传感器可以与前述中的基于阵列型传感器的计数系统具有相同的有益效果，此处不再一一赘述。
以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(applicationspecificintegratedcircuit，简称asic)，或，一个或多个微处理器(digitalsingnalprocessor，简称dsp)，或，一个或者多个现场可编程门阵列(fieldprogrammablegatearray，简称fpga)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(centralprocessingunit，简称cpu)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，简称soc)的形式实现。
在本公开所提供的几个实施例中，应该理解到，以上所描述的装置实施例仅仅是示意性的，所揭露的装置和方法，可以通过其它的方式实现。例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行，例如各单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
- 还没有人留言评论。精彩留言会获得点赞！