一种磁场/加速度集成传感器和集成化工艺方法与流程

本发明涉及传感器技术领域，具体涉及一种多物理量、多参量同时检测的单片集成传感器，尤其涉及一种磁场/加速度集成传感器和集成化工艺方法。

背景技术：

随着科学技术的迅速发展和应用需求，传感器技术倍受重视，现今已由单一的敏感单元发展为可同时测量多个物理量、多个方向的集成化传感器，并广泛应用于现代工业、汽车电子、航空航天、深海探测等领域。

通过分析空间三维磁场和三个方向加速度的测量原理，结果表明敏感单元在敏感机理、衬底材料导电类型选择、制作工艺方法等方面存在较大差异。目前，可用于集成化的磁场传感器主要包括霍尔磁场传感器、磁敏二极管、磁敏三极管、分裂漏场效应晶体管(magfet)等，结合影响磁场传感器磁敏特性的主要因素考虑，可集成化的磁场传感器优选单晶硅衬底为p型导电类型；通过分析压阻式加速度传感器特性，优选单晶硅衬底为n型导电类型。现有技术中，在制作集成化芯片的过程中常存在不兼容的问题，使得三维磁场传感器和三轴加速度传感器难以集成。

因此，有必要提供一种单片集成磁场/加速度传感器及其集成化工艺方法，其能够实现三维磁场和三轴加速度的同时测量，且兼容性较好。

技术实现要素：

为了克服上述问题，本发明人进行了锐意研究，结果发现：在soi晶圆(器件层p型高阻si，电阻率ρ≥100ω·cm)上制作单片集成磁场/加速度传感器，采用立体结构硅磁敏三极管和以掺磷纳米硅薄膜nc-si:h(n⁺)作为磁敏感层的霍尔磁场传感器作为磁场传感器的敏感单元，利用掺硼纳米多晶硅薄膜电阻作为加速度传感器的敏感元件，可实现对三维磁场和三轴加速度的同时测量，从而完成了本发明。

具体来说，本发明的目的在于提供以下方面：

第一方面，提供一种磁场/加速度集成传感器，其中，所述传感器包括设置在同一芯片上的磁场传感器和加速度传感器，以实现三维磁场和三轴加速度的同时测量。

第二方面，提供一种磁场/加速度集成传感器的集成化工艺方法，优选用于制备第一方面所述的磁场/加速度集成传感器，其中，所述方法包括以下步骤：

步骤1，清洗soi片，第零次光刻，在器件层1上制作对版标记；

步骤2，第一次氧化，在器件层1上生长薄氧，作为离子注入缓冲层；

步骤3，第一次光刻，在器件层1上表面进行离子注入，实现n⁺型掺杂，在600～1200℃下处理8～10h，形成隔离槽；

步骤4，第二次光刻，在器件层1上表面刻蚀负载电阻窗口，离子注入，进行n^-型掺杂，形成负载电阻；

步骤5，第三次光刻，在器件层1上表面刻蚀基区窗口，离子注入，进行p⁺型重掺杂，形成基区；

步骤6，高温退火，形成杂质分布；

步骤7，清洗soi片，采用化学气相沉积法在器件层1上表面生长二氧化硅层；

步骤8，第四次光刻，采用化学气相沉积法原位生长掺磷nc-si:h(n⁺)，形成掺磷nc-si:h(n⁺)薄膜作为霍尔磁场传感器磁敏感层；

步骤9，清洗soi片，采用等离子体化学气相沉积法在器件层1的上表面原位生长掺杂硼的纳米多晶硅薄膜；

步骤10，第五次光刻，刻蚀器件层1上表面的掺杂硼的纳米多晶硅薄膜，形成12个压敏电阻。

第三方面，提供一种第二方面所述方法制备的磁场/加速度集成传感器。

本发明所具有的有益效果包括：

(1)本发明所提供的磁场/加速度集成传感器，可以实现空间三维磁场和三轴加速度同时测量；

(2)本发明所提供的磁场/加速度集成传感器，选择器件层为p型<100>晶向高阻单晶硅的soi晶圆为衬底，磁场传感器磁敏感单元中的霍尔磁场传感器以原位掺杂纳米硅薄膜nc-si:h(n⁺)作为磁敏感层，加速度传感器敏感单元主要为原位掺杂的纳米多晶硅薄膜电阻，解决了两种不同物理量测量敏感单元衬底导电类型不同的难题；

(3)本发明所提供的磁场/加速度集成传感器的集成化工艺方法，基于mems技术和原位掺杂cvd方法实现磁场/加速度传感器芯片工艺制作，并通过键合工艺和内引线压焊技术实现芯片封装，具有体积小、易于批量生产等特点。

附图说明

图1示出本发明一种优选实施方式的磁场/加速度集成传感器的正面结构示意图；

图2示出本发明一种优选实施方式的磁场/加速度集成传感器的背面结构示意图；

图3示出本发明一种优选实施方式的磁场传感器的等效电路图；

图4示出本发明一种优选实施方式的加速度传感器的等效电路图；

图5中的a～e示出本发明所述磁场/加速度集成传感器的集成化制作工艺流程图；

图6中的a～c示出本发明一种优选实施方式的磁场传感器沿x轴、y轴和z轴方向的实验特性曲线；

图7示出本发明一种优选实施方式的加速度传感器的实验特性曲线。

附图标号说明：

1-器件层；2-支撑硅；3-第一二氧化硅层；4-第二二氧化硅层；5-隔离槽；6-金属铝层；h-霍尔磁场传感器；smst1-第一硅磁敏三极管；smst2-第二硅磁敏三极管；smst3-第三硅磁敏三极管；smst4-第四硅磁敏三极管；b1-第一基极；b2-第二基极；b3-第三基极；b4-第四基极；c1-第一集电极；c2-第二集电极；c3-第三集电极；c4-第四集电极；e1-第一发射极；e2-第二发射极；e3-第三发射极；e4-第四发射极；rl1-第一集电极负载电阻；rl2-第二集电极负载电阻；rl3-第三集电极负载电阻；rl4-第四集电极负载电阻；v1-x轴第一输出电压；v2-x轴第二输出电压；v3-y轴第一输出电压；v4-y轴第二输出电压；vdd-电源；gnd-接地；ih1-第一控制电流极；ih2-第二控制电流极；vh1-第一霍尔输出端；vh2-第二霍尔输出端；rh1-第一等效电阻；rh2-第二等效电阻；rh3-第三等效电阻；rh4-第四等效电阻；m1-第一质量块；m2-第二质量块；l1-第一单l型梁；l2-第二单l型梁；l3-第三单l型梁；l4-第四单l型梁；l5-第五单l型梁；l6-第六单l型梁；l7-第七单l型梁；l8-第八单l型梁；l9-第一中间梁；l10-第二中间梁；rx1-x轴方向第一压敏电阻；rx2-x轴方向第二压敏电阻；rx3-x轴方向第三压敏电阻；rx4-x轴方向第四压敏电阻；ry1-y轴方向第一压敏电阻；ry2-y轴方向第二压敏电阻；ry3-y轴方向第三压敏电阻；ry4-y轴方向第四压敏电阻；rz1-z轴方向第一压敏电阻；rz2-z轴方向第二压敏电阻；rz3-z轴方向第三压敏电阻；rz4-z轴方向第四压敏电阻；vxout1-x轴第一输出电压；vxout2-x轴第二输出电压；vyout1-y轴第一输出电压；vyout2-y轴第二输出电压；vzout1-z轴第一输出电压；vzout2-z轴第二输出电压；△r-芯片受外界加速度或磁场影响时电阻阻值的相对变化量。

具体实施方式

下面通过附图和实施方式对本发明进一步详细说明。通过这些说明，本发明的特点和优点将变得更为清楚明确。其中，尽管在附图中示出了实施方式的各种方面，但是除非特别指出，不必按比例绘制附图。

本发明提供了一种磁场/加速度集成传感器，如图1所示，所述传感器包括集成设置在同一芯片上的磁场传感器和加速度传感器，以实现三维磁场和三轴加速度的同时测量。

根据本发明一种优选的实施方式，所述磁场/加速度集成传感器以soi片为衬底，所述soi片包括器件层1和支撑硅2。

本发明人研究发现，相比于制作在传统硅片上，器件制作在soi片上具有更小的寄生电容，能够提高器件的速度。

在进一步优选的实施方式中，所述器件层1为p型<100>晶向高阻单晶硅，所述器件层1的厚度为20～50μm，优选为25～35μm。

其中，所述器件层的电阻率ρ大于100ω·cm。

在更进一步优选的实施方式中，所述支撑硅2为p型<100>晶向高阻单晶硅，其厚度为420～550μm，优选为450～525μm，更优选为475～500μm。

优选地，在所述器件层1和支撑硅2之间设置有第一二氧化硅层3，所述第一二氧化硅层3的厚度为500nm～800nm。

本发明人研究发现，在进行单片集成三维磁场传感器和三轴加速度传感器的过程中，在器件层为p型<100>晶向高阻单晶硅的soi片上制作单片集成磁场/加速度传感器，能够实现三维磁场和三轴加速度的同时测量。

更优选地，在所述器件层1的上表面设置有第二二氧化硅层4，所述第二二氧化硅层4的厚度为400nm～600nm。

根据本发明一种优选的实施方式，如图1所示，所述磁场传感器包括设置在器件层1上的四个呈立体结构的硅磁敏三极管和一个霍尔磁场传感器h，其中，

所述四个硅磁敏三极管两两结合，构成两个磁敏感单元，分别用于检测x轴方向和y轴方向的磁场；

所述霍尔磁场传感器h用于检测z轴方向的磁场。

在进一步优选的实施方式中，所述霍尔磁场传感器设置在磁场传感器的中心位置，所述四个硅磁敏三极管设置在磁场传感器的边缘位置。

其中，以p型高阻单晶硅为器件层和衬底，有利于提高磁场传感器的灵敏度。

在更进一步优选的实施方式中，所述四个硅磁敏三极管分别为第一硅磁敏三极管smst1、第二硅磁敏三极管smst2、第三硅磁敏三极管smst3和第四硅磁敏三极管smst4，

其中，所述第一硅磁敏三极管smst1和第二硅磁敏三极管smst2在三维磁场传感器芯片中心两侧沿磁场传感器的x轴对称设置，

所述第三硅磁敏三极管smst3和第四硅磁敏三极管smst4在三维磁场传感器芯片中心两侧沿磁场传感器的y轴对称设置。

优选地，所述第一硅磁敏三极管smst1和第二硅磁敏三极管smst2按y轴相反磁敏感方向设置，所述第三硅磁敏三极管smst3和第四硅磁敏三极管smst4按x轴相反磁敏感方向设置。

根据本发明一种优选的实施方式，在器件层1的上表面还制作有基区和集电区，在器件层1的下表面制作有发射区。

在进一步优选的实施方式中，在所述基区、集电区和发射区的表面蒸镀金属al层6，分别形成硅磁敏三极管的基极、集电极和发射极。

其中，如图1中所示，在器件层1上表面分别制作有第一硅磁敏三极管smst1的第一基极b1和第一集电极c1，第二硅磁敏三极管smst2的第二基极b2和第二集电极c2，第三硅磁敏三极管smst3的第三基极b3和第三集电极c3，第四硅磁敏三极管smst4的第四基极b4和第四集电极c4。

如图2所示，在所述支撑硅2的下表面制作有第一硅磁敏三极管smst1的第一发射极e1，第二硅磁敏三极管smst2的第二发射极e2，第三硅磁敏三极管smst3的第三发射极e3，第四硅磁敏三极管smst4的第四发射极e4。

在更进一步优选的实施方式中，在器件层1的上表面、硅磁敏三极管集电极的一侧制作有集电极负载电阻。

其中，如图1中所示，第一硅磁敏三极管smst1的第一集电极c1一侧制作有第一集电极负载电阻rl1，第二硅磁敏三极管smst2的第二集电极c2一侧制作有第二集电极负载电阻rl2，第三硅磁敏三极管smst3的第三集电极c3一侧制作有第三集电极负载电阻rl3，第四硅磁敏三极管smst4的第四集电极c4一侧制作有第四集电极负载电阻rl4。

优选地，所述四个集电极负载电阻均为n^-型掺杂。

根据本发明一种优选的实施方式，如图1和3所示，所述第一硅磁敏三极管smst1的第一集电极c1的一端与第一集电极负载电阻rl1相连，在连接处形成x轴第一输出电压v1，

所述第二硅磁敏三极管smst2的第二集电极c2的一端与第二集电极负载电阻rl2相连，在连接处形成x轴第二输出电压v2。

在进一步优选的实施方式中，所述第一基极b1、第二基极b2、第一集电极负载电阻rl1的另一端和第二集电极负载电阻rl2的另一端共同连接电源vdd。

其中，第一硅磁敏三极管smst1的发射极和第二硅磁敏三极管smst2的发射极共同接地gnd。

在本发明中，两个硅磁敏三极管(smst1和smst2)和分别相连的两个集电极负载电阻(rl1和rl2)构成了第一差分测试电路，用于检测x轴方向的磁场。

根据本发明一种优选的实施方式，所述第三硅磁敏三极管smst3的第三集电极c3的一端与第三集电极负载电阻rl3相连，在连接处形成y轴第一输出电压v3，

所述第四硅磁敏三极管smst4的第四集电极c4的一端与第四集电极负载电阻rl4相连，在连接处形成y轴第二输出电压v4。

在进一步优选的实施方式中，所述第三基极b3、第四基极b4、第三集电极负载电阻rl3的另一端和第四集电极负载电阻rl4的另一端共同连接电源vdd。

其中，第三硅磁敏三极管smst3的发射极和第四硅磁敏三极管smst4的发射极共同连接接地gnd。

在本发明中，两个硅磁敏三极管(smst3和smst4)和分别相连的两个集电极负载电阻(rl3和rl4)构成了第二差分测试电路，用于检测y轴方向的磁场。

根据本发明一种优选的实施方式，所述霍尔磁场传感器h包括磁敏感层、两个控制电流极和两个霍尔输出端，其中，

所述两个控制电流极为第一控制电流极ih1和第二控制电流极ih2，所述两个霍尔输出端为第一霍尔输出端vh1和第二霍尔输出端vh2。

在进一步优选的实施方式中，如图3所示，所述第一控制电流极ih1和第一霍尔输出端vh1之间等效为第一等效电阻rh1，第一控制电流极ih1和第二霍尔输出端vh2之间等效为第二等效电阻rh2，第二控制电流极ih2和第一霍尔输出端vh1之间等效为第三等效电阻rh3，第二控制电流极ih2和第二霍尔输出端vh2之间等效为第四等效电阻rh4。

在更进一步优选的实施方式中，如图3所示，所述第一等效电阻rh1和第三等效电阻rh3相连，连接处形成z轴第一输出电压vz1，所述第二等效电阻rh2和第四等效电阻rh4相连，连接处形成z轴第二输出电压vz2。

在本发明中，四个等效电阻rh1、rh2、rh3和rh4形成惠斯通电桥结构，用于检测z轴方向的磁场。

根据本发明一种优选的实施方式，所述霍尔磁场传感器的磁敏感层为掺磷纳米硅薄膜nc-si:h(n⁺)，所述磷的掺杂量为5e13^-3～1e15cm^-3。

在本发明中，所述掺磷纳米硅薄膜以原位掺杂的方式制作在器件层1的上表面，能够显著改善三维磁场传感器中霍尔磁场传感器的磁灵敏度特性，且能够保证x轴、y轴和z轴三个方向检测的一致性。

其中，结合影响霍尔磁场传感器特性主要因素，当掺杂的磷过多时，会造成磁灵敏度降低影响，当掺杂的磷过少时，会造成输出阻抗过大影响。

在进一步优选的实施方式中，所述磁场传感器中霍尔磁场传感器磁敏感层的厚度为50nm～120nm。

由于空间三维磁场的多方向性，需采用两种或多种磁敏感元器件结合使用，现有技术中采用硅磁敏三极管进行x轴和y轴方向磁场的测量，以保证x轴、y轴和z轴三个方向检测的一致性。

根据本发明一种优选的实施方式，在器件层1上、每个硅磁敏三极管周围制作有隔离槽5，以防止硅磁敏三极管与其他器件间的相互影响。

在进一步优选的实施方式中，所述隔离槽5为n⁺型掺杂。

本发明人研究发现，在器件层(<100>晶向高阻p型单晶硅)上制作n⁺型掺杂的隔离槽，使得隔离槽里外均为p型，隔离槽与器件层的内外接触面形成pn结，由于pn结具有单向导电特性，因此，总会有一个接触面(内接触面或外接触面)不导通，这样，成功将每个硅磁敏三极管与其它器件进行隔离，防止了器件间的导通，避免了相互干扰，提高了传感器的稳定性。

根据本发明一种优选的实施方式，如图1所示，在所述加速度传感器的中间位置处刻蚀有悬空结构，所述悬空结构包括位于中心位置的质量块和位于质量块两侧的四个双l型梁；

其中，所述质量块具有两个，分别为第一质量块m1和第二质量块m2；

所述每个双l型梁均包括两个单l型梁，四个双l型梁共有八个单l型梁，分别为第一单l型梁l1，第二单l型梁l2，第三单l型梁l3，第四单l型梁l4，第五单l型梁l5，第六单l型梁l6，第七单l型梁l7和第八单l型梁l8。

优选地，所述第一单l型梁l1，第二单l型梁l2，第五单l型梁l5和第七单l型梁l7设置在x轴或y轴方向中心线的一侧，且均与x轴或y轴方向中心线平行；

所述第三单l型梁l3，第四单l型梁l4，第六单l型梁l6和第八单l型梁l8设置在x轴或y轴方向中心线的另一侧，且均与x轴或y轴方向中心线平行。

在本发明中，将每个双l型梁设置为两个单l型梁相连，形成八个单l型梁结构，可以明显提高x轴方向和y轴方向的灵敏度，使x轴方向、y轴方向的灵敏度接近z轴方向的灵敏度，促进各方向的敏感特性趋于一致。

在进一步优选的实施方式中，在第一质量块m1和第二质量块m2之间还设置有第一中间梁l9和第二中间梁l10；

优选地，所述第一质量块m1和第二质量块m2在加速度传感器的中心沿x轴方向或y轴方向对称设置，

所述第一中间梁l9和第二中间梁l10在加速度传感器的中心沿x轴方向或y轴方向对称设置，

所述第一中间梁l9和第二中间梁l10均与第一质量块m1和第二质量块m2垂直设置。

在更进一步优选的实施方式中，所述第一质量块m1和第二质量块m2的厚度均等于所述磁场/加速度集成传感器的最大厚度；

所述第一单l型梁l1至第八单l型梁l8、第一中间梁l9和第二中间梁l10的厚度均与器件层1的厚度相同。

在本发明中，所述质量块和传感器的厚度均为沿z轴方向的上下表面之间的距离。

根据本发明一种优选的实施方式，在所述第一质量块m1与第一中间梁和第二中间梁相背的一侧，连接有第二单l型梁l2，第四单l型梁l4，第七单l型梁l7和第八单l型梁l8；

在所述第二质量块m2与第一中间梁和第二中间梁相背的一侧，连接有第一单l型梁l1，第三单l型梁l3，第五单l型梁l5和第六单l型梁l6。

上述l型梁、中间梁和质量块共同形成三轴加速度传感器的结构。

在进一步优选的实施方式中，在所述第一单l型梁l1，第二单l型梁l2，第三单l型梁l3和第四单l型梁l4的根部分别设置有x轴方向第一压敏电阻rx1、x轴方向第二压敏电阻rx2、x轴方向第三压敏电阻rx3和x轴方向第四压敏电阻rx4；

其中，所述x轴方向第一压敏电阻rx1、x轴方向第二压敏电阻rx2、x轴方向第三压敏电阻rx3和x轴方向第四压敏电阻rx4彼此平行设置。

在更进一步优选的实施方式中，如图1和图4所示，所述x轴方向第一压敏电阻rx1的一端和x轴方向第二压敏电阻rx2的一端相连，连接处形成x轴第一输出电压vxout1；所述x轴方向第三压敏电阻rx3的一端和x轴方向第四压敏电阻rx4的一端相连，连接处形成x轴第二输出电压vxout2；

优选地，所述x轴方向第一压敏电阻rx1的另一端和x轴方向第四压敏电阻rx4的另一端共同连接电源vdd，所述x轴方向第二压敏电阻rx2的另一端和x轴方向第三压敏电阻rx3的另一端共同接地(gnd)。

其中，第一单l型梁l1、第二单l型梁l2、第三单l型梁l3和第四单l型梁l4根部的四个压敏电阻(rx1、rx2、rx3、rx4)形成第一个惠斯通电桥，用于检测x轴方向的加速度。在沿x轴方向加速度作用下，惠斯通电桥输出端vxout1和vxout2发生改变，可实现x轴加速度的检测。

根据本发明一种优选的实施方式，在所述第五单l型梁l5，第六单l型梁l6，第七单l型梁l7和第八单l型梁l8的根部分别设置有y轴方向第一压敏电阻ry1、y轴方向第二压敏电阻ry2、y轴方向第三压敏电阻ry3和y轴方向第四压敏电阻ry4，

其中，所述y轴方向第一压敏电阻ry1、y轴方向第二压敏电阻ry2、y轴方向第三压敏电阻ry3和y轴方向第四压敏电阻ry4彼此平行设置。

在进一步优选的实施方式中，所述y轴方向第一压敏电阻ry1的一端和y轴方向第二压敏电阻ry2的一端相连，连接处形成y轴第一输出电压vyout1；y轴方向第三压敏电阻ry3的一端和y轴方向第四压敏电阻ry4的一端相连，连接处形成y轴第二输出电压vyout2。

在更进一步优选的实施方式中，y轴方向第一压敏电阻ry1的另一端和y轴方向第四压敏电阻ry4的另一端共同连接电源vdd，y轴方向第二压敏电阻ry2的另一端和y轴方向第三压敏电阻ry3的另一端共同接地。

其中，第五单l型梁l5、第六单l型梁l6、第七单l型梁l7和第八单l型梁l8根部的四个压敏电阻(ry1、ry2、ry3、ry4)形成第二个惠斯通电桥，用于检测y轴方向的加速度。在沿y轴方向加速度作用下，惠斯通电桥输出端vyout1和vyout2发生改变，可实现y轴加速度的检测。

根据本发明一种优选的实施方式，在所述第一中间梁l9与第一质量块m1和第二质量块m2连接处的根部，分别设置有z轴方向第一压敏电阻rz1和z轴方向第二压敏电阻rz2；

在所述第二中间梁l10与第一质量块m1和第二质量块m2连接处的根部，分别设置有z轴方向第三压敏电阻rz3和z轴方向第四压敏电阻rz4；

其中，所述z轴方向第一压敏电阻rz1和z轴方向第二压敏电阻rz2相互垂直设置，

所述z轴方向第三压敏电阻rz3和z轴方向第四压敏电阻rz4相互垂直设置。

在进一步优选的实施方式中，所述z轴方向第一压敏电阻rz1的一端和z轴方向第二压敏电阻rz2的一端相连，连接处形成z轴第一输出电压vzout1；z轴方向第三压敏电阻rz3的一端和z轴方向第四压敏电阻rz4的一端相连，连接处形成z轴第二输出电压vzout2。

在更进一步优选的实施方式中，所述z轴方向第一压敏电阻rz1的另一端和z轴方向第四压敏电阻rz4的另一端共同连接电源vdd，z轴方向第二压敏电阻rz2的另一端和z轴方向第三压敏电阻rz3的另一端共同接地。

其中，第一中间梁和第二中间梁根部的四个z轴方向压敏电阻(rz1、rz2、rz3、rz4)形成第三个惠斯通电桥，用于检测z轴方向的加速度。在沿z轴方向加速度作用下，惠斯通电桥输出端vzout1和vzout2发生改变，可实现z轴加速度的检测。

其中，图4中的△r表示芯片在受到外界加速度或磁场影响时电阻阻值的相对变化量。

根据本发明一种优选的实施方式，所述x轴、y轴和z轴方向的压敏电阻均为掺硼纳米多晶硅薄膜电阻，优选为p型掺硼纳米多晶硅薄膜电阻。

在本发明中，在将磁场传感器和加速度传感器集成制作时，采用p型<100>晶向高阻单晶硅的soi晶圆为衬底，对于压阻式加速度传感器的灵敏度会产生一定影响，为解决兼容性问题，本发明中优选采用p型掺硼纳米多晶硅薄膜电阻作为加速度传感器的敏感元件，以保证加速度传感器的灵敏度。

本发明人研究发现，掺硼纳米多晶硅薄膜具有比其他常规多晶硅薄膜更为优越的压阻特性，应变因子温度系数小，电阻温度系数小，能够实现高灵敏度、宽工作温度范围的压敏测试。从而能够保证加速度传感器在p型衬底上具有高灵敏度，实现单片集成传感器对三维磁场和三轴加速度的同时测量。

在进一步优选的实施方式中，所述硼的掺杂量为1e13^-3～1e15cm^-3。

本发明人研究发现，当硼的掺杂量过高时，形成重掺杂，导致压敏电阻电阻率较低，在外界加速度作用时，压阻系数降低，惠斯通电桥输出电压较低，影响压敏特性；当硼的掺杂量过低时，形成轻掺杂，导致压敏电阻电阻率较高，在外界加速度作用时，电阻阻值变化量不明显，惠斯通电桥输出电压较低，影响压敏特性。

在更进一步优选的实施方式中，所述纳米多晶硅薄膜的厚度为60～100nm。

根据本发明一种优选的实施方式，在所述加速度传感器的下方还设置有玻璃片，其具有凹槽结构，与支撑硅2键合连接，使得加速度传感器的两个质量块能够在凹槽内自由移动。

在进一步优选的实施方式中，所述玻璃片为硼硅玻璃片，其厚度为0.5～1mm。

在本发明中，所述玻璃片的具有过载保护功能，其避免了对质量块进行减薄的复杂处理，使得加速度传感器中心位置的质量块可以在玻璃片的凹槽内自由移动。

本发明还提供了一种磁场/加速度集成传感器的集成化工艺方法，优选用于制备上述磁场/加速度集成传感器，如图5中的a～e所示，所述方法包括以下步骤：

步骤1，清洗soi片(如图5中的a所示)，第零次光刻(作为光刻工艺对版标记)，在器件层1上制作对版标记。

其中，采用rca标准清洗法对单晶硅衬底进行清洗，所述清洗如下进行：将soi片用浓硫酸煮至冒白烟，冷却后用大量15去离子水冲洗，再分别采用电子清洗液1号apm(sc-1)、电子清洗液2号hpm(sc-2),其中1号液的主要成分及体积配比为：氨水:双氧水:水＝1:1:5(氨水的浓度为27％，双氧水的浓度为30％)，其中2号液的主要成分及体积配比为：盐酸:双氧水:水＝1:1:5(盐酸的浓度为37％，双氧水的浓度为30％)，各清洗两次，然后用大量去离子水冲洗，最后放入甩干机中甩干。

根据本发明一种优选的实施方式，所述soi片包括器件层1和支撑硅2；

所述器件层1为p型<100>晶向高阻单晶硅，所述器件层1的厚度为20～50μm，优选为25～35μm。

在进一步优选的实施方式中，所述器件层1的电阻率大于100ω·cm。

在更进一步优选的实施方式中，所述支撑硅2为p型<100>晶向高阻单晶硅，其厚度为420～550μm，优选为450～525μm，更优选为475～500μm。

优选地，在所述器件层1和支撑硅2之间设置有第一二氧化硅层3，所述第一二氧化硅层3的厚度为500nm～800nm。

步骤2，第一次氧化，在器件层1上生长薄氧，作为离子注入缓冲层。

其中，所述薄氧为二氧化硅，其厚度为30～50nm。

步骤3，第一次光刻，在器件层1上表面刻蚀隔离槽窗口，然后进行磷离子注入，进行n⁺型掺杂，在600～1200℃下处理8～10h，形成隔离槽。(如图5中的b所示)。

根据本发明一种优选的实施方式，所述n⁺型掺杂的掺杂浓度为5e14^-3～1e15cm^-3。

本发明人发现，采用上述掺杂浓度易于pn结隔离。

其中，采用上述退火温度和真空处理时间的优点是，高温退火可激活杂质离子，消除离子注入的损伤，真空处理可防止大气中的氧气等其他物质对芯片造成影响，若退火温度过低或时间过短，会导致离子注入的损伤不能很好的消除，离子也不能到达替代位置，表面结晶状态不好；若退火温度过高或处理时间过长可能会导致注入的离子发生位移，易导致位错和缺陷密度。

步骤4，第二次光刻，在器件层1上表面刻蚀负载电阻窗口，磷离子注入，进行n^-型掺杂，形成负载电阻。

步骤5，第三次光刻，在器件层1上表面刻蚀基区窗口，硼离子注入，进行p⁺型重掺杂，形成基区。

其中，p⁺型重掺杂的浓度为1e13^-3～1e15cm^-3。

步骤6，高温退火，形成杂质分布。

根据本发明一种优选的实施方式，所述高温退火处理如下进行：在600～1200℃下真空环境处理20～30min。

其中，采用上述退火温度和真空处理时间的优点是：高温退火可激活杂质离子，真空处理可防止大气中的氧气等其他物质对芯片造成影响。若退火温度过低或时间过短会导致离子注入的损伤不能很好的消除，离子也不能到达替代位置，表面结晶状态不好；退火温度过高或处理时间过长可能会导致注入的离子发生位移，易导致位错和缺陷密度。

步骤7，清洗soi片，采用化学气相沉积法在器件层1上表面生长二氧化硅层。

其中，生长的二氧化硅层的厚度为500～600nm。

步骤8，第四次光刻，采用化学气相沉积法原位生长掺磷nc-si:h(n⁺)，形成掺磷nc-si:h(n⁺)薄膜作为霍尔磁场传感器磁敏感层(如图5中的b所示)。

根据本发明一种优选的实施方式，所述原位生长的nc-si:h(n⁺)薄膜的厚度为50～120nm。

在进一步优选的实施方式中，所述磷的掺杂量为5e13^-3～1e15cm^-3。

步骤9，清洗soi片，采用等离子体化学气相沉积法(pecvd)在器件层1的上表面原位生长掺杂硼的纳米多晶硅薄膜。

根据本发明一种优选的实施方式，所述沉积温度为600℃～650℃，优选为620℃。

在进一步优选的实施方式中，所述原位生长的掺杂硼的纳米多晶硅薄膜的厚度为60～100nm。

在更进一步优选的实施方式中，所述硼的掺杂量为1e13^-3～1e15cm^-3。

步骤10，第五次光刻，刻蚀器件层1上表面的掺杂硼的纳米多晶硅薄膜，形成12个压敏电阻(rx1、rx2、rx3、rx4、ry1、ry2、ry3、ry4、rz1、rz2、rz3、rz4)(如图5中的c所示)。

步骤11，清洗硅片，在器件层1上表面采用化学气相沉积法生长二氧化硅层，作为绝缘层。

其中，生长的二氧化硅层的厚度为400～600nm。

步骤12，第六次光刻，在器件层1上表面刻蚀引线孔。

步骤13，第七次光刻，在支撑硅2背部采用深槽刻蚀技术(icp)刻蚀c型硅杯发射区窗口和加速度传感器芯片的质量块。

其中，采用深槽刻蚀技术(icp)刻蚀至第一二氧化硅层3处。

步骤14，在支撑硅2背部的发射区窗口处进行n⁺型重掺杂形成发射区，然后进行高温退火处理。

其中，所述高温退火如下处理：在600～1200℃下真空环境处理20～30min。

步骤15，清洗硅片，在器件层1上表面和支撑硅2下表面磁控溅射生长金属铝层，形成金属电极层；然后进行第八次光刻，在器件层1上表面反刻金属铝层，形成金属电极。

其中，所述金属铝层的厚度为0.5～1.0μm。

步骤16，清洗硅片，在器件层1上表面采用化学气相沉积法生长二氧化硅层，作为钝化层。

其中，所述生长的二氧化硅层的厚度为500-600nm。

步骤17，第九次光刻，刻蚀钝化层，形成压焊点；然后清洗硅片，进行合金化处理形成欧姆接触(如图5中的d所示)。

根据本发明一种优选的实施方式，所述合金化处理如下进行：在300～500℃下处理10～50min，优选在400～450℃下处理20～40min，更优选在420℃下处理30min。

步骤18，第十次光刻，深槽刻蚀技术(icp)刻蚀硅片器件层1，刻蚀至第一二氧化硅层3处，释放l型梁结构(如图5中的e所示)。

步骤19，将soi片与具有过载保护结构的硼硅玻璃片键合。

其中，所述硼硅玻璃片具有凹槽结构，与支撑硅2键合连接，使得加速度传感器的两个质量块能够在凹槽内自由移动。

优选地，其厚度为0.5～1mm。

在本发明中，基于微电子机械加工技术(mems)在soi晶圆器件层(p型＜100>晶向高阻单晶硅)上完成单片集成三维磁场/三轴加速度传感器芯片制作，并通过键合工艺和内引线压焊技术实现芯片封装，可实现对三维磁场和三轴加速度的同时测量。制备得到的磁场/加速度集成传感器，具有体积小、易于批量生产的特点。

实施例

实施例1

按照下述步骤集成化制作磁场/加速度集成传感器：

步骤1，清洗soi片，第零次光刻(作为光刻工艺的对版标记)，在器件层上制作对版标记。

其中，采用rca标准清洗法对单晶硅衬底进行清洗，所述清洗如下进行：将soi片用浓硫酸煮至冒白烟，冷却后用大量15去离子水冲洗，再分别采用电子清洗液1号apm(sc-1)、电子清洗液2号hpm(sc-2)，其中1号液的主要成分及体积配比为：氨水:双氧水:水＝1:1:5(氨水的浓度为27％，双氧水的浓度为30％)，其中2号液的主要成分及体积配比为：盐酸:双氧水:水＝1:1:5(盐酸的浓度为37％，双氧水的浓度为30％)，各清洗两次，然后用大量去离子水冲洗，最后放入甩干机中甩干。

其中，器件层为p型<100>晶向高阻单晶硅，厚度为30μm，电阻率大于100ω·cm，支撑硅为p型<100>晶向高阻单晶硅，其厚度为490μm，第一二氧化硅层3的厚度为600nm。

步骤2，第一次氧化，在器件层上生长薄氧(二氧化硅)，作为离子注入缓冲层。

其中，所述薄氧的厚度为40nm。

步骤3，第一次光刻，在器件层上表面进行磷离子注入，实现n⁺型掺杂，在1000℃下处理10h，形成隔离槽；

其中，n⁺型掺杂的掺杂浓度为5e14^-3cm^-3。

步骤4，第二次光刻，在器件层上表面刻蚀负载电阻窗口，磷离子注入，进行n^-型掺杂，形成负载电阻。

步骤5，第三次光刻，在器件层1上表面刻蚀基区窗口，硼离子注入，进行p⁺型重掺杂，形成基区。

其中，p⁺型重掺杂的浓度为1e13^-3cm^-3。

步骤6，高温退火，形成杂质分布。

其中，高温退火处理如下进行：1000℃下真空环境处理25min。

步骤7，清洗soi片，采用化学气相沉积法在器件层上表面生长二氧化硅层。

其中，生长的二氧化硅层的厚度为550nm。

步骤8，第四次光刻，采用化学气相沉积法原位生长掺磷nc-si:h(n⁺)，形成掺磷nc-si:h(n⁺)薄膜作为霍尔磁场传感器磁敏感层。

其中，所述原位生长的nc-si:h(n⁺)薄膜的厚度为90nm；所述磷的掺杂量为5e13^-3cm^-3。

步骤9，清洗soi片，采用等离子体化学气相沉积法(pecvd)在器件层的上表面原位生长掺杂硼的纳米多晶硅薄膜。

其中，沉积温度为620℃，原位生长的掺杂硼的纳米多晶硅薄膜的厚度为80nm，硼的掺杂量为1e13^-3cm^-3

步骤10，第五次光刻，刻蚀器件层上表面的掺杂硼的纳米多晶硅薄膜，形成12个压敏电阻(rx1、rx2、rx3、rx4、ry1、ry2、ry3、ry4、rz1、rz2、rz3、rz4)。

步骤11，清洗硅片，在器件层上表面采用化学气相沉积法生长二氧化硅层，作为绝缘层。

其中，生长的二氧化硅层的厚度为40nm。

步骤12，第六次光刻，在器件层上表面刻蚀引线孔。

步骤13，第七次光刻，在支撑硅2背部采用深槽刻蚀技术(icp)刻蚀c型硅杯发射区窗口。

其中，采用深槽刻蚀技术(icp)刻蚀至第一二氧化硅层处。

步骤14，在支撑硅2背部的发射区窗口处进行n⁺型重掺杂形成发射区，然后进行高温退火处理。

其中，n⁺型掺杂的掺杂浓度为5e13^-3cm^-3。

其中，高温退火处理如下处理：850℃下真空环境处理28min。

步骤15，清洗硅片，在器件层上表面和支撑硅2下表面磁控溅射生长金属铝层，形成金属电极层；然后进行第八次光刻，在器件层上表面反刻金属铝层，形成金属电极。

其中，金属铝层的厚度为0.8μm。

步骤16，清洗硅片，在器件层上表面采用化学气相沉积法生长二氧化硅层，作为钝化层。

其中，生长的二氧化硅层的厚度为550nm。

步骤17，第九次光刻，刻蚀钝化层，形成压焊点；然后清洗硅片，进行合金化处理形成欧姆接触。

其中，合金化处理如下进行：在420℃下处理30min。

步骤18，第十次光刻，深槽刻蚀技术(icp)刻蚀硅片器件层，刻蚀至第一二氧化硅层处，释放l型梁结构。

步骤19，将soi片与具有过载保护结构的硼硅玻璃片键合。

其中，所述硼硅玻璃片具有凹槽结构，其厚度为0.5～1mm，与支撑硅键合连接。

实施例2

本实施例所用方法与实施例1相似，区别在于，步骤1中，器件层的厚度为50μm，支撑硅的厚度为420μm。

实施例3

本实施例所用方法与实施例1相似，区别在于，步骤3中，高温退火处理如下进行：于1200℃下真空环境处理8h。

实施例4

本实施例所用方法与实施例1相似，区别在于，步骤6中，高温退火处理如下进行：于600℃下真空环境处理30min。

实施例5

本实施例所用方法与实施例1相似，区别在于，步骤8中，所述原位生长的nc-si:h(n⁺)薄膜的厚度为50nm。

实施例6

本实施例所用方法与实施例1相似，区别在于，步骤8中，所述原位生长的nc-si:h(n⁺)薄膜的厚度为120nm。

实施例7

本实施例所用方法与实施例1相似，区别在于，步骤8中，所述磷的掺杂量为1e15cm^-3。

实施例8

本实施例所用方法与实施例1相似，区别在于，步骤9中，所述沉积温度为650℃。

实施例9

本实施例所用方法与实施例1相似，区别在于，步骤9中，原位生长的掺杂硼的纳米多晶硅薄膜的厚度为60nm。

实施例10

本实施例所用方法与实施例1相似，区别在于，步骤9中，原位生长的掺杂硼的纳米多晶硅薄膜的厚度为100nm。

实施例11

本实施例所用方法与实施例1相似，区别在于，步骤9中，所述硼的掺杂量为1e15cm^-3。

实施例12

本实施例所用方法与实施例1相似，区别在于，步骤17中，所述合金化处理如下进行：在400℃下处理40min。

实施例13

本实施例所用方法与实施例1相似，区别在于，步骤17中，所述合金化处理如下进行：在450℃下处理20min。

实验例

实验例1

采用磁场发生器(ch-100)、可编程线性直流电源(rigoldp832a)和数字万用表(agilent34410a)等仪器搭建三维磁场传感器特性测试系统，在室温情况下，工作电压为5v，基极注入电流(ib)分别为1ma、2ma、3ma、4ma和5ma的情况下，对本发明实施例1所述的磁场传感器进行特性测试，对磁场传感器分别施加沿x轴、y轴和z轴方向的磁场(-500mt～500mt，步长为100mt)，分别采集磁场传感器的第一差分结构、第二差分结构及霍尔元件的输出电压，磁场传感器输出电压与外加磁场的关系曲线如图6所示。

其中，图6中的a为当磁场沿x轴方向磁场传感器第一差分结构的输出电压随外加磁场变化的关系曲线；图6中的b为当磁场沿y轴方向磁场传感器第二差分结构的输出电压随外加磁场变化的关系曲线；图6中的c为当磁场沿z轴方向磁场传感器的霍尔元件的输出电压随外加磁场变化的关系曲线。

由图6中的a和b可知，当外加磁场恒定时，磁场传感器沿x轴和y轴方向的第一差分结构及第二差分结构输出电压随基极注入电流的增加而增加；当基极注入电流恒定时，磁场传感器沿x轴和y轴方向的第一差分结构及第二差分结构输出电压随外加磁场的增加而增加；由图6中的c可知，当输入电压为5v恒定时，检测z轴方向磁场的霍尔元件输出电压随外加磁场的增加而增加。

采用标准振动台(donglingess-050)、可编程线性直流电源(rigoldp832a)和数字万用表(agilent34410a)等仪器搭建三轴加速度传感器特性测试系统，在室温条件下，工作电压为5v时，分别对实施例1所述加速度芯片施加沿x轴、y轴和z轴方向的加速度(0～30g，步长为5g)，分别采集加速度芯片的第一个惠斯通电桥、第二个惠斯通电桥以及第三个惠斯通电桥的输出电压，加速度传感器输出电压与外加加速度的关系曲线如图7所示。

其中，曲线a为当外加加速度沿x轴方向时，第一个惠斯通电桥的输出电压随外加加速度变化的关系曲线，曲线b为当外加加速度沿y轴方向时，第二个惠斯通电桥的输出电压随外加加速度变化的关系曲线，曲线c为当外加加速度沿z轴方向时，第三个惠斯通电桥的输出电压随外加加速度变化的关系曲线。

由图7可知，当工作电压恒定时，加速度传感器第一个惠斯通电桥、第二个惠斯通电桥以及第三个惠斯通电桥的输出电压随外加加速度的增加而呈线性增加。

由上述可知，当电源电压为5.0v，基极注入电流为5ma时，本发明所述传感器x轴方向磁场传感器灵敏度为154mv/t，y轴方向磁场传感器灵敏度158mv/t，z轴方向磁场传感器灵敏度91mv/t；x轴方向加速度传感器灵敏度为0.95mv/g，y轴方向加速度传感器灵敏度0.61mv/g，z轴方向加速度传感器灵敏度0.14mv/g。因此，本发明所述集成传感器可以实现对三维磁场和三轴加速度的同时检测，并且得到的x、y和z三个方向的灵敏度接近一致。

在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”、“前”、“后”等指示的方位或位置关系为基于本发明工作状态下的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”、“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”“相连”“连接”应作广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体的连接普通；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

以上结合了优选的实施方式对本发明进行了说明，不过这些实施方式仅是范例性的，仅起到说明性的作用。在此基础上，可以对本发明进行多种替换和改进，这些均落入本发明的保护范围内。