一种基于FPGA的距离徙动补偿系统的制作方法

本发明涉及微波雷达探测的技术领域，特别涉及一种应用于弹载高速运动平台下，对雷达回波由于距离徙动引起能量损失进行高精度补偿的fpga设计方法。

背景技术：

传统制导雷达属于高速运动平台的探测传感器，为了对运动平台有良好的适应性，同时获得较远的探测距离和较高的距离分辨能力，通常采用线性调频(lfm)信号作为雷达的发射信号，发射不仅具有较宽的脉冲宽度，同时具有较大的信号带宽。回波信号采用脉冲压缩技术，经过匹配滤波，可以获得较大的时宽-带宽积，提高目标的距离分辨能力。

制导雷达为了在高速运动平台下检测低的rcs目标，一方面，通过长时间脉冲积累提高隐身目标的信噪比是非常有必要的；另一方面，由于制导雷达与目标高速相对运动，导致低重频脉冲雷达出现脉冲间回波包络徙动和距离-多普勒耦合。距离-多普勒耦合仅引起测距不准和较小的能量损失，但距离徙动对相参积累产生较大的能量损失和目标扩散的影响。因此，补偿雷达回波的包络徙动是解决弹载高速运动平台下目标探测的关键问题。

弹载雷达回波的包络徙动受运动平台与目标的相对速度vmt、目标距离分辨率δr以及制导雷达的工作重频fr以及积累脉冲个数n相关。通常以上参数均由弹载惯导及平台制导雷达的设计确定。弹载雷达回波补偿需要具有较高的实时性，需要对每个脉冲进行计算，通常包括时域选通补偿方法与频域插值补偿两种方法。

第一种方法，时域选通补偿方法是通过实时计算每个脉冲的回波延迟，动态调整距离门的延迟位置，并接收的回波信号经过脉冲压缩以及距离多普勒耦合补偿，补偿后的脉冲完成信号截取，并进行积累，得到时间-多普勒检测二维平面，完成后续目标检测。

上述方法主要通过延迟包络徙动的步进距离后，再进行脉冲压缩处理。步进距离精度及处理时间受fpga工作时钟的影响较大。

第二种方法，频域插值补偿方法是对采集后的回波信号首先进行fft处理，然后在频域上进行匹配压缩，压缩后的信号按照设定参数进行插值补偿，插值补偿后的回波信号，完成脉冲间回波包络对齐和距离多普勒耦合补偿，完成后的脉冲进行积累，得到时间-多普勒检测二维平面，完成后续目标检测。

上述方法需要对变换到频域的信号进行插值补偿，补偿系数对每个脉冲、每个采样点数进行补偿，采用fpga流水处理，实时性强，处理精度高。

专利《一种徙动补偿方法》(申请号201510154691.5)，提出通过frft阶次搜索对多普勒徙动进行校正，然后通过keystone变换进行距离徙动校正实现对距离徙动和多普勒徙动进行校正。其中分数阶阶次搜索再利用sinc函数作插值计算过程复杂，运算量较大。

专利《一种基于频域相位校正的外辐射源雷达距离徙动补偿方法》(申请号201410161409.1)，提出在频域对回波进行相位校正，在带宽内叠加信号以消除距离徙动影响。该方法运算量较小但目标检测处理精度较低。

专利《一种同时校正一阶和二阶距离徙动的相参积累检测方法》(申请号201410654337.4)，提出在快时间域对回波进行fft，得到一阶距离走动和二阶距离弯曲时快时间频域回波信号，通过二阶keystone变换和hough变换，得到两次距离校正后的时间域的回波信号，对两次距离校正后的时间域的回波信号进行脉冲压缩、相参积累检测。该方法计算过程复杂，且实时性不高。

中科院张丹等人在论文《外辐射源雷达多普勒徙动补偿新方法》中提出stft-hough变换方法通过无交叉数据滑动窗截取信号和多普勒频率取峰值的方式补偿运动目标检测中出现的多普勒徙动，该方法运算速度快但精确度较低。

西安电子科技大学贺雄鹏等人在论文《机动目标距离徙动校正与检测算法》中提出在距离频域－方位时域利用频率轴反转变换校正距离徙动，回波信号变为线性调频信号；再利用wingner-ville分布变换核对目标参数进行估计；最后在多普勒域完成目标能量的积累。该方法计算复杂度低但运算量大，实时性不高。

技术实现要素：

本发明提供一种基于fpga的距离徙动补偿系统，解决了由于弹载运动速度快及雷达分辨力高引起的距离徙动，实现低重频雷达在极短时间内脉冲间包络对齐补偿，提高了雷达信号积累的信噪比，具有较好的实时性和可移植性。

为了达到上述目的，本发明提供一种基于fpga的距离徙动补偿系统，包含：

数据接收fifo缓冲单元，用于通过乒乓缓冲的方式接收主动雷达数字下变频预处理后的三路正交iq数据；

spi参数接收单元，用于接收工作模式字、补偿系数和参数字；

匹配系数产生单元，用于产生当前工作模式下脉冲的匹配系数；

距离徙动系数计算单元，用于根据补偿系数计算得到距离徙动系数；

距离徙动处理单元，用于根据匹配系数和距离徙动系数完成对雷达脉冲数据的距离徙动补偿；

信号处理控制单元，用于产生距离徙动补偿系统中每个单元的触发信号、时序及处理点数；

数据发送fifo缓冲单元，用于通过乒乓缓冲的方式缓冲发送距离徙动补偿后的雷达数据。

所述的数据接收fifo缓冲单元包含三个fifo模块，每一个fifo模块用于接收一路正交iq数据。

所述的补偿系数包含第一量化帧补偿系数和第二量化帧补偿系数：

其中，c1是第一量化帧补偿系数，c2是第二量化帧补偿系数，fr是工作重频，c是光速，λ是雷达波长，fs是采样率，vmt是弹载平台下与慢速目标的相对速度；

vmt＝vx[cosαcosβcosψcosθ+(-cosψsinθcosγ+sinψsinγ)sinβ-sinαcosβ(cosψsinθsinγ+sinψcosγ)]+vy(cosαcosβsin+sinβcosθcosγ+sinαcosβcosθsinγ)+vz[-cosαcosβsinψcosθ+sinβ(sinψsinθcosγ+cosψsinγ)-sinαcosβ(-sinψsinθsinγ+cosψcosγ)]

其中，vx是弹体的北向速度、vy是弹体的天向速度、vz是弹体的东向速度，ψ是弹体的俯仰角、θ是弹体的偏航角、γ是弹体的滚动角，α是波束方位角，β是波束俯仰角

不同的工作模式字对应不同的匹配系数，所述的匹配系数为：

其中，h为匹配系数，fs为采样频率，k为线性调频斜率，且不同工作模式对应不同调频斜率，l为匹配系数的处理长度，i为采样的点数。

所述的匹配系数产生单元包含：匹配系数控制模块和匹配系数存储模块；

所述的匹配系数控制模块用于产生读取匹配系数存储模块的使能信号与匹配系数存储模块的地址信号；

所述的匹配系数存储模块用于存储与工作模式对应的匹配系数。

所述的距离徙动系数计算单元包含：距离徙动系数控制模块，距离徙动系数计算模块，正弦查找表，余弦查找表，实虚系数符号拼接模块；

所述的距离徙动系数控制模块的输入信号包含：spi参数接收单元输出的参数字，信号处理控制单元输出的第六启动触发信号，以及帧同步信号；距离徙动系数控制模块的输出信号包含：当前脉冲的脉冲序号参数，处理点编号参数，以及参数使能信号；当帧同步信号的上升沿到达时，脉冲序号参数和处理点编号参数初始化为0，参数使能信号为0，且读取参数字，等待第六启动触发信号；当第i个第六启动触发信号产生时，设置参数使能信号为1，脉冲序号参数为i，按照顺序0，1，...，m-1输出处理点编号参数；当最后一个脉冲序号n-1处理完成后，设置参数使能信号为0，其中，i＝0，1，...，n-1，参数字中低16位表示m长度，高8位表示n个数；

所述的距离徙动系数计算模块包含：第一乘法器，第二乘法器，第三乘法器，虚位运算模块，累加器，系数符号选择及截位模块；所述的距离徙动系数计算模块的输入信号包含：spi参数接收单元输出的第一量化帧补偿系数和第二量化脉冲补偿系数，以及距离徙动系数控制模块输出的当前脉冲的脉冲序号参数，处理点编号参数，以及参数使能信号；当前脉冲的脉冲序号参数和第一量化帧补偿系数输入第一乘法器，当前脉冲的脉冲序号参数和处理点编号参数输入第二乘法器，第二乘法器的输出结果和第二量化脉冲补偿系数输入第三乘法器，虚位运算模块对第三乘法器的输出结果进行虚位运算，第一乘法器的输出结果和虚位运算模块的输出结果输入累加器，累加器的输出结果输入系数符号选择及截位模块，经过符号翻转及截位得到量化后的相位参数和标志位；

所述的正弦查找表用于输出对应量化相位的正弦计算结果；

所述的余弦查找表用于输出对应量化相位的余弦计算结果；

所述的实虚系数符号拼接模块用于对正弦查找表和余弦查找表输出的数据进行共轭处理，输出距离徙动系数。

所述的距离徙动处理单元包含：fft处理单元，匹配系数复乘单元，距离徙动系数复乘单元，ifft处理单元，定点浮点转换单元，数据拼接单元；

所述的fft处理单元将回波信号的i路和q路数据进行流水fft变换处理，转化为频域数字信号；

所述的匹配系数复乘单元将fft处理单元输出的i路32位数据和q路32位数据与匹配系数产生单元输出的匹配系数的16位实部和16位虚部进行复数相乘，完成频域匹配处理；

所述的距离徙动系数复乘单元将匹配系数复乘单元输出的i路32位数据和q路32位数据与距离徙动系数的16位实部和16位虚部进行复数相乘，完成频域距离徙动相位补偿；

所述的ifft处理单元将输入的数据交换实部与虚部，完成ifft处理运算，实现频域转化到时域；

所述的定点浮点转换单元将输出的定点数据转换为浮点数据；

所述的数据拼接单元将数据拼接为所需格式。

所述的数据发送fifo缓冲单元包含三个fifo模块，每一个fifo模块用于发送一路数据。

本发明至少具有如下效果或优点：

1、处理速度快：与传统的dsp计算比较，本发明全部采用fpga完成处理，处理采用逐级流水处理方式，即分成若干个子模块(模块301～306)逐级进行计算，上一级处理结果用于下一级继续处理，处理时间由最大计算的单元延迟时钟决定，当工作时钟为200m时，处理延迟不大于400us。

2、占用资源少：与传统的处理方式相比，本发明可以满足同步处理四个通道的距离徙动补偿及脉冲压缩处理，每个通道的处理单元的匹配系数与徙动补偿系数均使用相同的存储单元输出，尽可能采用系统的ip核，占用逻辑资源少，处理速度快。

3、补偿精度高：时域选通补偿方法在fpga中实现主要通过控制时域距离徙动的延迟进行处理，延迟数据再进行脉冲压缩处理，延迟的精度由fpga工作时钟决定。fpga工作时钟受fpga芯片等级与逻辑资源使用影响，提高处理速度相对比较困难。相比时域选通补偿方法，本发明主要采用频域插值补偿，补偿的精度主要由量化的补偿系数精度决定，受fpga芯片影响较小，且同时能够完成脉冲压缩处理。

附图说明

图1是本发明提供的一种基于fpga的距离徙动补偿系统的模块示意图。

图2是匹配系数产生单元的模块示意图。

图3是距离徙动系数计算单元的模块示意图。

图4是距离徙动处理单元的模块示意图。

图5是基于fpga的距离徙动补偿系统的时序图。

具体实施方式

以下根据图1～图5，具体说明本发明的较佳实施例。

本发明提供的距离徙动补偿系统是基于fpga硬件平台通过软件编程实现的，在本发明的一个实施例中，由fpga硬件平台kintex_7编程实现距离徙动补偿系统。

如图1所示，本发明提供的一种基于fpga的距离徙动补偿系统具体包含：

数据接收fifo缓冲单元1，用于通过乒乓缓冲的方式接收主动雷达数字下变频预处理后的三路正交iq数据；

spi参数接收单元2，用于根据弹载平台的参数计算得到工作模式和补偿系数；

匹配系数产生单元5，用于产生当前工作模式下脉冲的匹配系数；

距离徙动系数计算单元6，用于根据补偿系数计算得到距离徙动系数；

距离徙动处理单元3，用于根据匹配系数和距离徙动系数完成对雷达脉冲数据的距离徙动补偿；

信号处理控制单元4，用于产生距离徙动补偿系统中每个单元的触发脉冲、时序及脉冲压缩及徙动补偿的处理点数；

数据发送fifo缓冲单元7，用于通过乒乓缓冲的方式缓冲发送距离徙动补偿后的雷达数据。

主动制导雷达信号一般包括和、差1、差2，经过数字处理后得到三个通道的正交iq数据。

在本发明的一个实施例中，如图1所示，所述的数据接收fifo缓冲单元1通过srio接口接收主动雷达数字下变频预处理后的三路正交iq数据，在本实施例中，所述的数据接收fifo缓冲单元1包含3个独立的fifo模块，fifo深度按照模式最大深度16384点，位宽为32位，其中高16位为i路数据，低16位为q路数据。

在本发明的一个实施例中，如图1所示，所述的spi参数接收单元2属于串并转换模块，输入参数：spi时序信号(spi使能信号spi_en、spi接收时钟spi_clk、spi串行数据spi_data)，输出参数：工作模式字、量化帧补偿系数1paramval1[23:0]、量化帧补偿系数2paramval2[23:0]、参数字paramset1[23:0]。

其中，接收的量化帧补偿系数1paramval1[23:0]和量化帧补偿系数2paramval2[23:0]，由外部处理cpu(本专利浮点硬件dsp芯片tms320c6455运算)通过高精度计算实时获得，外部处理cpu经过spi通信将计算结果以及工作模式字、参数字并串转换至spi参数接收单元2，完成串并转换，输出并行工作模式字、量化帧补偿系数1、量化帧补偿系数2用于其他模块计算；spi通信传输周期为10us，远小于单个脉冲计算的重频，更新速度快，不影响计算实时性。

量化帧补偿系数1、量化帧补偿系数2计算过程为：当图3中帧同步触发frametrig发送前，由外部处理cpu读取弹载参数及当前时序参数，计算出弹载平台下与慢速目标的相对速度vmt和量化帧补偿系数1和系数2；弹载参数主要包括ti时刻弹体的北向速度vx、天向速度vy、东向速度vz以及弹体的俯仰角ψ、偏航角θ、滚动角γ，结合波束方位角α和波束俯仰角β计算出弹载平台下与慢速目标的相对速度vmt，计算公式如公式1所示。

当前时序参数主要包括对应工作模式的工作重频fr，光速c，雷达波长λ，采样率fs。

由弹载平台下与慢速目标的相对速度vmt和当前时序参数运算得到量化帧补偿系数1(如图4中paramvall)与量化帧脉冲补偿系数2(如图4中paramval2)，计算量化补偿系数公式如公式2、3所示，为保持计算精度，需要量化为24位整数。

参数字paramsetl[23:0]包括当前帧脉冲处理点数和帧脉冲个数，由当前帧时序的参数决定，用于产生脉冲序号参数pulsecnt[7:0]和处理点编号参数pointcnt[15:0]；

在本发明的一个实施例中，如图2所示，所述的匹配系数产生单元5包含：匹配系数控制模块501和匹配系数存储模块502。其中，匹配系数控制模块501用于产生读取匹配系数存储模块502的使能信号ram_en与匹配系数存储模块502的地址信号ram_addr[13:0]，其中，ram_en信号是ram地址的有效使能，高电平有效，ram_addr[13:0]是ram的地址线，共14位，产生ram地址。匹配系数存储模块502用于存储工作模式的脉冲压缩匹配系数，该匹配系数存储模块502通过srio接口ip核自带信号输入(包括接收时钟信号sriorxclk，写入信号sriowren和地址信号srioaddr)，输出匹配系数dateout[31:0]。匹配系数是频域脉冲压缩的系数，每种工作模式对应一组系数，不同模式系数存储在外部处理cpu，匹配系数的计算如公式4所示，其中fs为采样频率，k为线性调频斜率，且不同工作模式对应不同调频斜率，l为匹配系数的处理长度，i为采样的点数，提取公式中实部和虚部按照实部、虚部交替排列，为保证处理精度，匹配系数需要量化为16位宽度。

当启动触发5产生时，查找对应工作模式字，由模块501产生控制信号，模块502输出匹配系数dateout[31:0]，用于图4中匹配系数的输入。

当图3中帧同步触发frametrig发送前，外部处理cpu对相应工作模式进行判定，当工作模式发生变化时，通过srio通信更新匹配系数。

在本实施例中，所述的匹配系数存储模块502采用最大深度的双口ram存储模块。

在本发明的一个实施例中，如图3所示，所述的距离徙动系数计算单元6包含：距离徙动系数控制模块601，距离徙动系数计算模块602，正弦查找表603，余弦查找表604，实虚系数符号拼接模块605。对各个模块的具体描述如下：

所述的距离徙动系数控制模块601的输入信号包含：参数字paramset1[23:0]，信号处理控制单元4输出的处理启动触发6，以及帧同步信号frametrig；距离徙动系数控制模块601的输出信号包含：当前脉冲的脉冲序号参数pulsecnt[7:0]，处理点编号参数pointcnt[15:0]，以及参数使能信号parameablereg。处理过程为，当frametrig上升沿到达时，脉冲序号参数pulsecnt[7:0]、处理点编号参数pointcnt[15:0]初始化为0，参数使能信号parameablereg为‘0’，且读取参数字paramset1[23:0]，等待启动触发6信号；当第i个(i＝0,1,...,n-1，n个数由参数字paramset1[23:0]决定)启动触发6产生时，设置参数使能信号parameablereg为‘1’，脉冲序号参数pulsecnt[7:0]为i，按照0,1,...,m-1(m点数由paramset1[23:0]决定)顺序输出处理点编号参数pointcnt[15:0]；当最后一个脉冲序号n-1处理完成后，设置参数使能信号parameablereg为‘0’。

所述的距离徙动系数计算模块602包含：第一乘法器，第二乘法器，第三乘法器，虚位运算模块，累加器，系数符号选择及截位模块。所述的距离徙动系数计算模块602的输入信号包含：spi参数接收单元2输出的量化帧补偿系数paramval1和量化脉冲补偿系数paramval2，以及距离徙动系数控制模块601输出的当前脉冲的脉冲序号参数pulsecnt[7:0]，处理点编号参数pointcnt[15:0]，以及参数使能信号parameablereg。当前脉冲的脉冲序号参数pulsecnt[7:0]和量化帧补偿系数paramval1输入第一乘法器，进行8位与24位乘法运算，得到结果valreg1[31:0]；当前脉冲的脉冲序号参数pulsecnt[7:0]和处理点编号参数pointcnt[15:0]输入第二乘法器，进行8位与16位乘法运算，得到结果valreg2[23:0]；第二乘法器的输出结果和量化脉冲补偿系数paramval2输入第三乘法器，进行24位与24位乘法运算，得到结果valreg3[47:0]；虚位运算模块对第三乘法器的输出结果进行虚位运算，得到结果valreg4[53:0]；第一乘法器的输出结果和虚位运算模块的输出结果输入累加器，进行32位与54位的加法运算，累加器的输出结果输入系数符号选择及截位模块，经过符号翻转及截位得到量化后的相位参数paramval[20:8]和标志位dir_flag。

所述的正弦查找表模块603用于输出对应量化相位的正弦计算结果，rom输入信号rom_en是产生正弦查找表的使能，高电平有效，rom输入地址rom_addr[13:0]，产生正弦查找表的地址值，rom输出re[15:0]对应地址的正弦查找表存储常数。

所述的余弦查找表604用于输出对应量化相位的余弦计算结果，rom输入信号rom_en是产生余弦查找表的使能，高电平有效，rom输入地址rom_addr[13:0]产生余弦查找表的地址值，rom输出im[15:0]对应地址的余弦查找表存储常数。

所述的实虚系数符号拼接模块605用于输出查找表的系数，当标志位dir_flag为0时，保持数据原位，当标志位dir_flga为1时，数据进行共轭处理，输出结果为距离徙动系数值coe_out[31:0]。

在本发明的一个实施例中，如图4所示，所述的距离徙动处理单元3包含：fft处理单元301，匹配系数复乘单元302，距离徙动系数复乘单元303，ifft处理单元304，定点浮点转换单元305，数据拼接单元306。对各个单元的具体描述如下：

所述的fft处理单元301将回波信号的i路和q路数据进行流水fft变换处理，转化为频域数字信号。该fft处理单元301调用xlinix自带的fft的ip核，采用管道流水io处理模式，接收到启动触发1时，产生模块1中的fifo读启动，产生回波信号的i路和q路数据，产生ip核的处理点数(满足2的n次幂，处理点数由信号处理控制单元4根据工作模式字决定)，最大延迟输出为307us，时域转化为频域。

所述的匹配系数复乘单元302将fft处理单元301输出的i路32位数据和q路32位数据与匹配系数产生单元5输出的匹配系数的16位实部和16位虚部进行复数相乘，完成频域匹配处理。

所述的距离徙动系数复乘单元303将匹配系数复乘单元302输出的i路32位数据和q路32位数据与距离徙动系数的16位实部和16位虚部进行复数相乘，完成频域距离徙动相位补偿。(为保证处理精度，同时兼顾处理资源，所述的匹配系数复乘单元302和距离徙动系数复乘单元303采用虚位运算，乘法单元采用复数乘法逻辑单元核计算。)

所述的ifft处理单元304将输入的数据交换实部与虚部，完成ifft处理运算，实现频域转化到时域。该ifft处理单元304使用xlinix自带的fft的ip核，接收到启动触发2时，产生ip核的处理点数(满足2的n次幂，处理点数由信号处理控制单元4根据工作模式字决定)，交换实部i与虚部q输入管道流水进入ifft处理单元304，完成ifft处理运算，输出结果交换实部与虚部，实现频域转化到时域，完成脉冲压缩处理。

所述的定点浮点转换单元305将输出的定点数据转换为浮点数据，以满足ifft输出的数据精度且减少srio传输字节长度。该定点转浮点处理305分别在ifft输出的信号获得触发脉冲3，开始流水定点转浮点处理，将48位定点iq路数据分别转换为32位浮点数，浮点具有较大的动态范围和较小的精度。

所述的数据拼接单元306用于将数据拼接为所需格式。该数据拼接单元306接收到启动触发4时，将i路32位和q路的32位数据经过dff延迟处理，按照srio接口发送的格式拼接为64位数据，将拼接后的数据写入数据发送fifo缓冲单元7的发送数据缓存区。

在本发明的一个实施例中，所述的信号处理控制单元4由状态机跳转实现，用于当接收到外部同步脉冲时，根据当前工作模式，产生fft计算与ifft计算的处理点数参数，产生接收srio的fifo数据读信号，产生fft和ifft处理触发信号，产生读取缓冲数据的fifo清除，防止下一次脉冲处理时，fifo中残存数据，影响当前脉冲处理。信号处理控制单元4是时序产生部分，对齐处理数据，保证处理的有序性。

如图5所示，给出了距离徙动补偿的fpga时序流程图，其中帧同步信号、同步脉冲、距离门脉冲、预处理属于主动雷达数字预处理部分，仅用于说明距离徙动补偿fpga的数据流向。当触发脉冲的上升沿产生时，通过数据接收fifo缓冲单元1的读启动控制为“1”，输出fifo数据进入处理单元。产生距离徙动处理单元3中fft处理单元301的启动触发1，ifft处理单元304的启动触发2，定点浮点转换单元305的启动触发3，数据拼接单元306的启动触发4，匹配系数产生单元5的启动触发5，距离徙动系数计算单元6的启动触发6。同时根据工作模式字，由信号处理控制单元4，产生fft处理单元301的ip核处理点数及ifft处理单元的304的ip核处理点数。

在本实施例中，当接收到触发脉冲上升沿时，延迟1个时钟周期，产生读启动信号；延迟2个周期产生启动触发1；由fft处理单元301处理完成信号延迟1个周期产生启动触发2，延迟3个周期产生启动触发5，延迟16个周期产生启动触发6；由ifft处理单元304处理完成信号延迟1个时钟产生启动触发3，延迟7个周期产生触发信号4。

在本发明的一个实施例中，所述的数据发送fifo缓冲单元7将三通道信号处理结果缓冲到指定fifo区域，通过srio接口发送至外部数字处理器，用于后续相参积累处理及目标检测。

在本实施例中，数据发送fifo缓冲单元7通过乒乓缓冲的方式，通过srio接口将数据发送到后续处理的cpu，需要3个独立的fifo模块，fifo深度按照模式最大深度16384点，位宽为64位，其中高32位为i路数据、低32位为q路数据。

本发明提出一种高速运动平台下雷达回波频域补偿距离徙动的fpga设计方法，通过fpga中的频域变换、匹配复乘、徙动频域补偿、时域变换、定点浮点转换等过程，实现制导雷达信号预处理用于后续cpu单元的相参积累和目标检测。本发明的重要应用领域是高分辨制导雷达探测的距离走动，解决了由于弹载运动速度快及雷达分辨力高引起的距离徙动，实现低重频雷达在极短时间内脉冲间包络对齐补偿，提高了雷达信号积累的信噪比，具有较好的实时性和可移植性。

本发明至少具有如下效果或优点：

1、处理速度快：与传统的dsp计算比较，本发明全部采用fpga完成处理，处理采用逐级流水处理方式，即分成fft处理模块301，匹配相乘模块302，徙动系数相乘模块303，ifft处理模块304，定点转浮点模块305，数据拼接模块306，逐级进行计算，上一级处理结果用于下一级继续处理，处理时间由最大计算的单元延迟时钟决定，当工作时钟为200m时，处理延迟不大于400us。

2、占用资源少：与传统的处理方式相比，本发明可以满足同步处理四个通道的距离徙动补偿及脉冲压缩处理，三个通道的处理单元的匹配系数502与徙动补偿系数(正弦查找表603、余弦查找表604)复用相同的存储单元输出，尽可能采用系统的ip核，占用逻辑资源少，处理速度快。

3、补偿精度高：时域选通补偿方法在fpga中实现主要通过控制时域距离徙动的延迟进行处理，延迟数据再进行脉冲压缩处理，延迟的精度由fpga工作时钟决定。fpga工作时钟受fpga芯片等级与逻辑资源使用影响，提高处理速度相对比较困难。相比时域选通补偿方法，本发明主要采用频域插值补偿，补偿的精度主要由量化的补偿系数精度决定，受fpga芯片影响较小，且同时能够完成脉冲压缩处理。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。