一种电压过冲检测电路的制作方法

本申请涉及电压检测技术领域，尤其涉及一种电压过冲检测电路。

背景技术：

在大规模集成电路中，通常希望电压保持稳定，不要有太大的抖动，但是由于电路的复杂性，电压总是不可避免的有上冲或者下冲，那么需要对电压做监测。在电压高于指定电压或低于指定电压时，能给出一个指示信号，使整个电路能做出及时的调整，增强电路的鲁棒性。

如图1所示，现有技术中，对电压进行检测时，使用检测模块(检测电路)，将电源电压和一个基准电压作比较，然后将比较结果经过几级buffer输出，其中，检测模块通常都采用差分电路这种传统的模拟电路实现。图2为检测电压下冲的电路，电压经过电阻分压，与参考电压vrefl做比较，当电压低于vrefl时，输出电压vout会产生一个低脉冲，表征检测到了电源上的电压下冲，在图2的基础上，稍作调整即可得到检测电源电压上冲的电路，如图3所示，检测电源上的电压上冲的过程与检测电压下冲的过程类似。由于现有技术中的检测模块通常都采用差分电路，而差分电路中的对管由于制造等原因，各项参数不能做到完全相同，导致对电压进行检测时，存在直流偏移，这样，使得对电压检测的准确性较低。

技术实现要素：

有鉴于此，本申请实施例提供一种电压过冲检测电路，便于提高对电压检测的准确性。

本申请实施例提供一种电压过冲检测电路，包括：检测模块，所述检测模块包括第一电荷泵、第二电荷泵和电容，所述第一电荷泵的第一端与所述第二电荷泵的第一端分别与参考电压相连，所述第一电荷泵的第二端用于与被检测电压相连，所述第二电荷泵的第二端接地，所述第一电荷泵的第三端和所述第二电荷泵的第三端分别与所述电容的第一端相连，所述电容的第二端接地；其中，所述电容的第一端为所述电压过冲检测电路的输出端；所述被检测电压和所述参考电压控制所述第一电荷泵的第三端的灌电流、所述参考电压控制所述第二电荷泵的第三端的抽电流；所述被检测电压在预设电压范围内，所述灌电流和所述抽电流使所述输出端输出第一电平电压；所述被检测电压超过所述预设电压范围时，所述灌电流和所述抽电流使所述输出端输出第二电平电压；其中，所述第二电平电压与所述第一电平电压的高低状态相反。

根据本申请实施例的一种具体实现方式，所述第一电荷泵包括p型金属氧化物半导体场效应晶体管，所述第二电荷泵包括n型金属氧化物半导体场效应晶体管；所述p型金属氧化物半导体场效应晶体管的漏极与所述n型金属氧化物半导体场效应晶体管的漏极相连形成输出端，所述p型金属氧化物半导体场效应晶体管的栅极和所述n型金属氧化物半导体场效应晶体管的栅极用于与参考电压相连，所述p型金属氧化物半导体场效应晶体管的源极用于与被检测电压相连，所述n型金属氧化物半导体场效应晶体管的源极接地。

根据本申请实施例的一种具体实现方式，还包括第一缓冲器，所述第一缓冲器包括：第一反相器和第二反相器；其中，所述第一反相器的输出端与所述第二反相器的输入端相连；所述第一反相器的输入端与所述电压过冲检测电路的输出端相连。

根据本申请实施例的一种具体实现方式，还包括电压下冲正反馈模块；所述电压下冲正反馈模块的第一端分别与所述p型金属氧化物半导体场效应晶体管的栅极和所述n型金属氧化物半导体场效应晶体管的栅极相连，所述电压下冲正反馈模块的第二端与所述第一反相器的输入端相连，所述电压下冲正反馈模块的第三端与所述第一反相器的输出端相连，所述电压下冲正反馈模块的第四端接地。

根据本申请实施例的一种具体实现方式，所述电压下冲正反馈模块，包括：第一n型金属氧化物半导体场效应晶体管和第二n型金属氧化物半导体场效应晶体管，所述第一n型金属氧化物半导体场效应晶体管的源极与所述第二n型金属氧化物半导体场效应晶体管的漏极相连；所述第一n型金属氧化物半导体场效应晶体管栅极分别与所述p型金属氧化物半导体场效应晶体管的栅极和所述n型金属氧化物半导体场效应晶体管的栅极相连，所述第一n型金属氧化物半导体场效应晶体管的漏极与所述第一反相器的输入端相连，所述第二n型金属氧化物半导体场效应晶体管的栅极与所述第一反相器的输出端相连，所述第二n型金属氧化物半导体场效应晶体管的源极接地。

根据本申请实施例的一种具体实现方式，还包括电压上冲正反馈模块；所述电压上冲正反馈模块的第一端分别与所述p型金属氧化物半导体场效应晶体管的栅极和所述n型金属氧化物半导体场效应晶体管的栅极相连，所述电压上冲正反馈模块的第二端与所述第一反相器的输入端相连，所述电压上冲正反馈模块的第三端与所述第一反相器的输出端相连，所述电压上冲正反馈模块的第四端与第一电源相连。

根据本申请实施例的一种具体实现方式，所述电压上冲正反馈模块，包括：第一p型金属氧化物半导体场效应晶体管和第二p型金属氧化物半导体场效应晶体管，所述第一p型金属氧化物半导体场效应晶体管的漏极与所述第二p型金属氧化物半导体场效应晶体管的源极相连；所述第二p型金属氧化物半导体场效应晶体管的栅极分别与所述p型金属氧化物半导体场效应晶体管的栅极和所述n型金属氧化物半导体场效应晶体管的栅极相连，所述第二p型金属氧化物半导体场效应晶体管的漏极与所述第一反相器的输入端相连，所述第一p型金属氧化物半导体场效应晶体管的栅极与所述第一反相器的输出端相连，所述第一p型金属氧化物半导体场效应晶体管的源极与所述第一电源相连。

根据本申请实施例的一种具体实现方式，还包括：参考电压选择模块，所述参考电压选择模块包括上冲参考电压支路和下冲参考电压支路；所述上冲参考电压支路包括上冲参考电压和第一开关，所述上冲参考电压与所述第一开关的第一端相连；所述下冲参考电压支路包括下冲参考电压和第二开关，所述下冲参考电压与所述第二开关的第一端相连；所述第一开关的第二端与第二开关的第二端相连后，分别与所述p型金属氧化物半导体场效应晶体管的栅极和所述n型金属氧化物半导体场效应晶体管的栅极相连。

根据本申请实施例的一种具体实现方式，还包括：模式控制模块和正反馈模块，所述正反馈模块的第一端与所述模式控制模块的第一端相连，所述正反馈模块的第二端与所述模式控制模块的第二端相连，所述正反馈模块的第三端与所述第一开关的第二端相连，所述正反馈模块的第四端与所述第二开关的第二端相连，所述正反馈模块的第五端与所述第一反相器的输入端相连，所述正反馈模块的第六端与所述第一反相器的输出端相连，所述正反馈模块的第七端与第二电源相连，所述正反馈模块的第八端接地。

根据本申请实施例的一种具体实现方式，所述模式控制模块包括第三反相器，所述第三反相器的第一端用于与模式控制信号相连；所述正反馈模块，包括：第三p型金属氧化物半导体场效应晶体管、第四p型金属氧化物半导体场效应晶体管，所述第三p型金属氧化物半导体场效应晶体管的源极与所述第二电源相连，所述第三p型金属氧化物半导体场效应晶体管的漏极与所述第四p型金属氧化物半导体场效应晶体管的源极相连，所述第四p型金属氧化物半导体场效应晶体管的漏极与第三n型金属氧化物半导体场效应晶体管的源极相连，所述第三n型金属氧化物半导体场效应晶体管的漏极与第四n型金属氧化物半导体场效应晶体管的漏极相连，所述第四n型金属氧化物半导体场效应晶体管的源极与第五n型金属氧化物半导体场效应晶体管的漏极相连，所述第五n型金属氧化物半导体场效应晶体管的源极与第六n型金属氧化物半导体场效应晶体管的漏极相连，所述第六n型金属氧化物半导体场效应晶体管的源极接地；所述第四p型金属氧化物半导体场效应晶体管的栅极与所述第一开关的第二端相连，所述第三n型金属氧化物半导体场效应晶体管的栅极与所述第三反相器的第二端相连，所述第四n型金属氧化物半导体场效应晶体管的栅极与所述第三反相器的第一端相连，所述第五n型金属氧化物半导体场效应晶体管的栅极与所述第二开关的第二端相连，所述第三p型金属氧化物半导体场效应晶体管的栅极和第六n型金属氧化物半导体场效应晶体管的栅极相连后与所述第一反相器的输出端相连；所述第三反相器的第一端与所述第二开关相连，所述第三反相器的第二端与所述第一开关相连。

根据本申请实施例的一种具体实现方式，还包括：第二缓冲器，所述第二缓冲器的输入端与所述第一缓冲器的输出端相连。

本申请的实施例提供的电压过冲检测电路，检测模块包括第一电荷泵、第二电荷泵和电容，第一电荷泵的第一端与第二电荷泵的第一端分别与参考电压相连，第一电荷泵的第二端用于与被检测电压相连，第二电荷泵的第二端接地，第一电荷泵的第三端和所述第二电荷泵的第三端分别与所述电容的第一端相连，电容的第二端接地，其中，电容的第一端为所述电压过冲检测电路的输出端，被检测电压和参考电压控制第一电荷泵的第三端的灌电流、参考电压控制第二电荷泵的第三端的抽电流，被检测电压在预设电压范围内，灌电流和抽电流使输出端输出第一电平电压；被检测电压超过预设电压范围时，灌电流和抽电流使输出端输出第二电平电压；其中，第二电平电压与第一电平电压的高低状态相反，当被检测电压上冲或下冲时，输出电压由正常状态出现翻转，据此可判断被检测电压出现上冲或下冲，由于第一电荷泵的第二端可用于与被检测电压相连，第一电荷泵的第一端与第二电荷泵的第一端分别与参考电压相连，在对被测电压进行检测时，检测结果不受所使用的器件参数的一致性的影响，这样，便于提高对电压检测的准确性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有技术中电压过冲检测的原理图；

图2为检测电压下冲的电路；

图3为检测电压上冲的电路；

图4为本申请一实施例提供的电压过冲检测电路的结构示意图；

图5为应用本申请一实施例的检测电路检测电压下冲时的仿真结果示意图；

图6为本申请又一实施例提供的电压过冲检测电路的结构示意图；

图7为本申请一实施例提供的电压下冲检测电路的结构示意图；

图8为应用图6的检测电路检测电压下冲时的仿真结果示意图；

图9为本申请一实施例增加正反馈模块前后的检测电路检测电压下冲时的仿真结果示意图；

图10为本申请一实施例提供的电压上冲检测电路的结构示意图；

图11为本申请又一实施例提供的检测电路的结构示意图。

具体实施方式

下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

为使本领域技术人员更好地理解本申请实施例的技术构思、实施方案和有益效果，下面通过具体实施例进行详细说明。

图4为本申请一实施例提供的电压过冲检测电路的结构示意图，图5为应用本申请一实施例的检测电路检测电压下冲时的仿真结果示意图，如图4和5所示，本实施例的电压过冲检测电路，包括：检测模块1，检测模块包括第一电荷泵10、第二电荷泵12和电容14，第一电荷泵10的第一端与第二电荷泵12的第一端分别与参考电压相连，第一电荷泵10的第二端用于与被检测电压相连，第二电荷泵12的第二端接地，第一电荷泵10的第三端和第二电荷泵12的第三端分别与电容14的第一端相连，电容的第二端接地；其中，电容14的第一端为电压过冲检测电路的输出端；被检测电压和参考电压控制第一电荷泵10的第三端的灌电流、参考电压控制第二电荷泵12的第三端的抽电流；

被检测电压在预设电压范围内，灌电流和抽电流使输出端输出第一电平电压；被检测电压超过预设电压范围时，灌电流和抽电流使输出端输出第二电平电压；其中，第二电平电压与第一电平电压的高低状态相反。

电压过冲可包括电压上冲和电压下冲，如正常电压的范围为4.9v-5.1v的电压，当出现5.5v的电压时，即为出现电压上冲，当出现4.5v的电压时，即为出现电压下冲。

被检测电压在预设电压范围即电压在该范围内为正常工作电压。

抽电流可为流出电容的电流，灌电流可为流入电容的电流。

电容14可为独立的电容产品，当本实施例的电压过冲检测电路与后端部件或电路相接时，后端部件或电路存在寄生电容时，本实施例的电容可为该寄生电容。

第二电平电压与第一电平电压的高低状态相反，即第一电平电压为高电平状态则第二电平电压为低电平状态；或，第一电平电压为低电平状态则第二电平电压为高电平状态。

被检测电压vdd_detected即为需要被检测的、可能出现电压上冲或下冲的电压。在一个例子中，被检测电压可为大型集成电路中的电源电压。

检测电压上冲时设定的参考电压vref大于检测电压下冲时设定的参考电压vref。当检测电压上冲时，可设定参考电压大于被检测电压正常值，当检测电压下冲时，可设定参考电压小于被检测电压正常值。

被检测电压和参考电压控制第一电荷泵1的第三端的灌电流，参考电压控制第二电荷泵2的抽电流。

检测上冲时的工作过程：当检测电压在预设电压范围内，第一电荷泵1的灌电流和第二电荷泵的抽电流的差值很小，那么，电容聚集的电荷较少，这样，在电容的第一端即电压过冲检测电路的输出端输出的电压为低电平电压，当出现电压上冲时，被检测电压增加(参考电压不变)，使得第一电荷泵的灌电流增大，电容聚集的电荷增多，在电压过冲检测电路的输出端输出的电压为高电平电压，即出现上冲时，输出电压实现电平状态由低到高的翻转。

检测下冲时的工作过程：当检测电压在预设电压范围内，第一电荷泵1的灌电流大于第二电荷泵的抽电流，那么，电容聚集的电荷较多，这样，在电容的第一端即电压过冲检测电路的输出端输出的电压为高电平电压，当出现电压下冲时，被检测电压减小(参考电压不变)，使得第一电荷泵的灌电流和第二电荷泵的抽电流差值很小，电容聚集的电荷减少，在电压过冲检测电路的输出端输出的电压为低电平电压，即出现下冲时，输出电压实现电平状态由高到低的翻转。

本实施例，检测模块包括第一电荷泵、第二电荷泵和电容，第一电荷泵的第一端与第二电荷泵的第一端分别与参考电压相连，第一电荷泵的第二端用于与被检测电压相连，第二电荷泵的第二端接地，第一电荷泵的第三端和所述第二电荷泵的第三端分别与所述电容的第一端相连，电容的第二端接地，其中，电容的第一端为所述电压过冲检测电路的输出端，被检测电压和参考电压控制第一电荷泵的第三端的灌电流、参考电压控制第二电荷泵的第三端的抽电流，被检测电压在预设电压范围内，灌电流和抽电流使输出端输出第一电平电压；被检测电压超过预设电压范围时，灌电流和抽电流使输出端输出第二电平电压；其中，第二电平电压与第一电平电压的高低状态相反，当被检测电压上冲或下冲时，输出电压由正常状态出现翻转，据此可判断被检测电压出现上冲或下冲，由于第一电荷泵的第二端可用于与被检测电压相连，第一电荷泵的第一端与第二电荷泵的第一端分别与参考电压相连，在对被测电压进行检测时，检测结果不受所使用的器件参数的一致性的影响，这样，便于提高对电压检测的准确性，避免了现有技术中使用差分电路产生的直流偏移而导致的对电压进行检测的准确性较低的问题，此外，也避免了现有技术为了较小直流偏移的影响而需增加校正电路导致的电路较为复杂的问题。

参见图6，在一个例子中，第一电荷泵10包括p型金属氧化物半导体场效应晶体管，第二电荷泵12包括n型金属氧化物半导体场效应晶体管；p型金属氧化物半导体场效应晶体管的漏极与n型金属氧化物半导体场效应晶体管的漏极分别与电容的第一端相连，p型金属氧化物半导体场效应晶体管的栅极和n型金属氧化物半导体场效应晶体管的栅极用于与参考电压相连，p型金属氧化物半导体场效应晶体管的源极用于与被检测电压相连，n型金属氧化物半导体场效应晶体管的源极接地。

金属氧化物半导体场效应晶体管(mosfet，metal-oxide-semiconductorfield-effecttransistor)，简称金氧半场效应晶体管，是一种可以广泛使用在模拟电路与数字电路的场效应晶体管。依照沟道极性的不同，可分为电子占多数的n沟道型与空穴占多数的p沟道型，通常被称为n型金氧半场效晶体管(nmosfet)与p型金氧半场效晶体管(pmosfet)。

检测电压上冲时，本实施例的检测电路的工作过程：当被检测电压在预设范围内，pmosfet的漏极电流与nmosfet的漏极电流差值较小，使得输出端的电压vx为低电平，当被检测电压出现上冲即大于预设电压范围的最大值时，pmosfet10的漏极电流大于nmosfet的漏极电流，使得输出端的电压vx为高电平，即输出电压vx由低变高，即可将电压上冲检测出来。

检测电压下冲时，本实施例的检测电路的工作过程：当被检测电压在预设范围内，pmosfet的漏极电流大于nmosfet的漏极电流，使得输出端的电压vx为高电平，当被检测电压出现下冲即小于预设电压范围的最小值时，由于被检测电压减小，pmosfet的漏极电流较小，而nmosfet的漏极电流不变，这样，使得输出端的电压vx为低电平，即输出电压vx由高变低，即可将电压下冲检测出来。

本实施例，将p型金属氧化物半导体场效应晶体管的漏极与n型金属氧化物半导体场效应晶体管的漏极分别与电容的第一端，p型金属氧化物半导体场效应晶体管的栅极和n型金属氧化物半导体场效应晶体管的栅极用于与参考电压相连，p型金属氧化物半导体场效应晶体管的源极用于与被检测电压相连，n型金属氧化物半导体场效应晶体管的源极接地，由于本实施例的第一电荷泵包括pmosfet，第二电荷泵12包括nmosfet，即可实现检测电压过冲的功能，本实施例的检测电路结构简单，采用的器件较少，从而简化了检测电路，节省版图面积，同时简化了检测电压过冲的实现方式。

为了增加检测模块输出电压的驱动能力，便于后续对检测模块输出电压进行处理，本申请一实施例，与上述实施例基本相同，不同之处在于，本实施例的检测电路，还包括第一缓冲器2，第一缓冲器2包括：第一反相器20和第二反相器22；其中，第一反相器20的输出端与第二反相器22的输入端相连；

第一反相器20的输入端与电压过冲检测电路的输出端相连。

可以理解的是，本实施例的电容可为第一反相器20内的寄生电容，具体地，可为pmos管和/或nmos管的寄生电容。

第一反相器20和第二反相器22可以转换输入信号的电平，在本实施例中，检测模块的输出电压，经第一反相器20将高电平转换为低电平，再经第二反相器22将低电平转换为高电平；或者，检测模块的输出电压，经第一反相器20将低电平转换为高电平，再经第二反相器22将高电平转换为低电平。

被检测电压vdd_detected、第一反相器20和第二反相器22的输入电压vdd1可来自相同电源，也可来自不同电源，可根据应用需要确定。

参见图5，上述实施例的检测模块，在被检测电压vdd_detected出现下冲时，检测模块输出的电压vx的下降比较缓慢，进而，第一反相器输出电压vy的响应也较慢，且vy的翻转极易受到第一缓冲器中的pmosfet和nmosfet的尺寸的影响，这样，pmosfet和nmosfet的工艺容易使对电压过冲检测精度的下降。

参见图7和图8，为了提高电压下冲的检测精度，本申请一实施例的检测电路，与上述实施例基本相同，不同之处在于，本实施例的检测电路，还包括电压下冲正反馈模块3；电压下冲正反馈模块3的第一端分别与p型金属氧化物半导体场效应晶体管的栅极和n型金属氧化物半导体场效应晶体管的栅极相连，电压下冲正反馈模块3的第二端与第一反相器20的输入端相连，电压下冲正反馈模块3的第三端与第一反相器20的输出端相连，电压下冲正反馈模块3的第四端接地。

可以理解的是，本实施例的电压下冲正反馈模块3是针对检测电压下冲而设置的。

参见图8，本实施例的检测电路对被测电压进行检测时，当出现电压下冲时，检测模块的输出电压vx由高电平变为低电平，由于电压下冲正反馈模块3的第一端与检测模块的输出电压vx相连，第二端与第一反相器20的输入端相连，将输出电压vx由高电平迅速地拉低到低电平。

在一些例子中，电压下冲正反馈模块3，包括：第一nmosfet30和第二nmosfet32，第一nmosfet30的源极与第二nmosfet32的漏极相连；

第一nmosfet30栅极分别与pmosfet的栅极和nmosfet的栅极相连，第一nmosfet30的漏极与第一反相器20的输入端相连，第二nmosfet32的栅极与第一反相器20的输出端相连，第二nmosfet32的源极接地。

检测电压下冲时，本实施例的检测电路的工作过程：当被检测电压下冲时，检测模块的输出电压vx由高电平下降，经过第一反相器vy为高电平，在vy的作用下，第二nmosfet32导通，进一步地，第一nmosfet30导通，从而将vx的电压拉低至低电平。

参见图9，本实施例的检测电路，由于电压下冲正反馈模块的设置，可使检测模块的输出电压vx的下降变得更加陡峭，进而，第一反相器的输出电压vy的翻转受器件工艺变化的影响减小，从而，提高电压下冲的检测精度，此外，对电压下冲的响应更加及时。

参见图10，为了提高电压上冲的检测精度，本申请一实施例的检测电路，与上述实施例基本相同，不同之处在于，本实施例的检测电路，还包括电压上冲正反馈模块4；电压上冲正反馈模块4的第一端分别与pmosfet的栅极和nmosfet的栅极相连，电压上冲正反馈模块4的第二端与第一反相器20的输入端相连，电压上冲正反馈模块4的第三端与第一反相器20的输出端相连，电压上冲正反馈模块4的第四端与第一电源相连。

第一电源可与被检测电压vdd_detected、第一反相器20和第二反相器22的输入电压vdd1来自相同电源，也可来自不同电源，可根据应用需要确定。

可以理解的是，本实施例的电压上冲正反馈模块4是针对检测电压上冲而设置的。

本实施例的检测电路对被测电压进行检测时，当出现电压上冲时，检测模块的输出电压vx由低电平变为高电平，由于电压上冲正反馈模块4的第二端与第一反相器20的输入端即检测模块的输出电压vx相连，电压上冲正反馈模块4的第三端与第一反相器20的输出端相连，可将输出电压vx由低电平迅速地拉升到高电平。

在一些例子中，电压上冲正反馈模块4，包括：第一pmosfet40和第二pmosfet42，第一pmosfet40的漏极与第二pmosfet42的源极相连；

第二pmosfet42的栅极分别与pmosfet的栅极和nmosfet的栅极相连，第二pmosfet42的漏极与第一反相器20的输入端相连，第一pmosfet40的栅极与第一反相器20的输出端相连，第一pmosfet40的源极与第一电源相连。

检测电压上冲时，本实施例的检测电路的工作过程：当被检测电压上冲时，检测模块的输出电压vy由低电平升高，经过第一反相器vy为低电平，在第一电源和vy的作用下，第一pmosfet40导通，进一步地，第二pmosfet42导通，从而将vx的电压拉升至高电平。

本实施例的检测电路，由于电压上冲正反馈模块的设置，可使检测模块的输出电压vx的上升变得更加陡峭，进而，第一反相器的输出电压vy的翻转受器件工艺变化的影响减小，从而，提高电压上冲的检测精度，此外，对电压上冲的响应更加及时。

参见图11，为了提高本实施例的检测电路的施加参考电压的灵活性，在一个例子中，还包括：参考电压选择模块5，参考电压选择模块5包括上冲参考电压支路50和下冲参考电压支路52；上冲参考电压支路50包括上冲参考电压vrefh和第一开关，上冲参考电压vrefh与第一开关的第一端相连；下冲参考电压支路52包括下冲参考电压vrefl和第二开关，下冲参考电压vrefl与第二开关的第一端相连；第一开关的第二端与第二开关的第二端相连后，分别与pmosfet的栅极和nmosfet的栅极相连。

上冲参考电压支路50能够为检测模块1提供上冲参考电压vrefh，当第一开关闭合时，将上冲参考电压vrefh接入pmosfet的栅极和nmosfet的栅极；下冲参考电压支路52能够为检测模块1提供上冲参考电压vrefl当第二开关闭合时，将下冲参考电压vrefl接入pmosfet的栅极和nmosfet的栅极。可以理解的是，第一开关和第二开关中一个为闭合状态，另一个为打开状态。

参见图11，为了在提高电压过冲(上冲和下冲)的检测精度的基础上，增加本实施例的检测电路的集成度，本申请再一实施例，与上述实施例基本相同，不同之处在于，本实施例的检测电路，还包括：模式控制模块6和正反馈模块7，正反馈模块7的第一端与模式控制模块6的第一端相连，正反馈模块7的第二端与模式控制模块6的第二端相连，正反馈模块7的第三端与第一开关的第二端相连，正反馈模块7的第四端与第二开关的第二端相连，正反馈模块7的第五端与第一反相器20的输入端相连，正反馈模块7的第六端与第一反相器20的输出端相连，正反馈模块7的第七端与第二电源相连，正反馈模块7的第八端接地。

模式控制模块6，用于控制正反馈模块7的工作模式，具体地，模式控制模块6可控制正反馈模块7针对电压上冲，对检测模块的输出电压vx实现正反馈功能，也可控制正反馈模块7针对电压下冲，对检测模块的输出电压vx实现正反馈功能。

第二电源，可与第一电源、被检测电压vdd_detected、第一反相器20和第二反相器22的输入电压vdd1来自相同电源，也可来自不同电源，可根据应用需要确定。

在一个例子中，模式控制模块6包括第三反相器60，所述第三反相器的第一端用于与模式控制信号相连。

模式控制信号可用高电平表示使检测电路对电压下冲进行检测，可用低电平表示使检测电路对电压上冲进行检测。

在又一个例子中，正反馈模块7，包括：第三pmosfet70、第四pmosfet72，第三pmosfet70的源极与第二电源相连，第三pmosfet70的漏极与所述第四pmosfet72的源极相连，第四pmosfet72的漏极与第三nmosfet74的源极相连，第三nmosfet74的漏极与第四nmosfet76的漏极相连，第四nmosfet76的源极与第五nmosfet78的漏极相连，第五nmosfet78的源极与第六nmosfet80的漏极相连，第六nmosfet80的源极接地；

第四pmosfet72的栅极与第一开关的第二端相连，第三nmosfet74的栅极与所述第三反相器20的第二端相连，第四nmosfet76的栅极与第三反相器60的第一端相连，第五nmosfet78的栅极与所述第二开关的第二端相连，第三pmosfet70的栅极和第六nmosfet80的栅极相连后与第一反相器20的输出端相连；

第三反相器的第一端与第二开关相连，第三反相器的第二端与第一开关相连。

第三反相器的第一端输入的信号为表示使检测电路对电压下冲进行检测时，与电压下冲参考电压对应的第二开关闭合，与电压上冲参考电压对应的第一开关打开；第三反相器的第一端输入的信号为表示使检测电路对电压上冲进行检测时，与电压上冲参考电压对应的第一开关闭合，与电压下冲参考电压对应的第二开关打开。

检测电压下冲时，第三反相器的第一端施加高电平，第二开关闭合，第一开关打开，本实施例的检测电路的工作过程：当被检测电压下冲时，检测模块的输出电压vx由高电平下降，经过第一反相器vy为高电平，在vy的作用下，第六nmosfet导通，进一步地，第四nmosfet导通和第五nmosfet导通，第三nmosfet截止，从而将vx的电压拉低至低电平。

检测电压上冲时，第三反相器的第一端施加低电平，第一开关闭合，第二开关打开，本实施例的检测电路的工作过程：当被检测电压上冲时，检测模块的输出电压vy由低电平升高，经过第一反相器vy为低电平，第四nmosfet、第五nmosfet和第六nmosfet截止，第三nmosfet、第三pmosfet、第四pmosfet导通，从而将vx的电压拉升至高电平。

参见图6，为了进一步增加检测模块输出电压的驱动能力，便于后续对检测模块输出电压进行处理，本申请一实施例，与上述实施例基本相同，不同之处在于，本实施例的检测电路，还包括：第二缓冲器8，第二缓冲器8的输入端与第一缓冲器2的输出端相连。

第二缓冲器8的电压，可与被检测电压vdd_detected、第一反相器20和第二反相器22的输入电压vdd1来自相同电源，也可来自不同电源，可根据应用需要确定。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本申请时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(read-onlymemory，rom)或随机存储记忆体(randomaccessmemory，ram)等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。