一种基于捷变频收发器的雷达目标模拟器的制作方法

本实用新型涉及雷达技术领域，尤其是一种基于捷变频收发器的雷达目标模拟器。

背景技术：

当前基于数字射频存储（drfm）技术的转发式目标模拟器一般采用高速ad进行采样，经由现场可编程门阵列（fpga）进行处理后，再由高速da输出带有距离延时以及多普勒频偏的回波信号。针对大多数空空目标模拟（即瞬时带宽不大于50m）的状态下，采用这种方案会对fpga芯片的资源有较高的要求，增加整个系统成本，增加系统复杂程度，已经不能满足许多实际应用的需要。

技术实现要素：

本发明人针对上述问题及技术需求，提出了一种基于捷变频收发器的雷达目标模拟器，本实用新型的技术方案如下：

一种基于捷变频收发器的雷达目标模拟器，该雷达目标模拟器包括通过cpci总线背板进行通讯的微波模块、中频处理模块以及测频模块；

微波模块包括上变频电路、下变频电路、频率综合器、发射天线和接收天线，频率综合器分别连接上变频电路和下变频电路，下变频电路连接接收天线，上变频电路连接发射天线；

中频处理模块包括捷变频收发器、fpga、存储电路、时钟电路和接口电路，捷变频收发器包括中频输入接口、两个中频输出接口以及数据接口，捷变频收发器内置下变频通道和两路上变频通道，下变频通道包括ad转换器，每个上变频通道包括da转换器，下变频通道连接中频输入接口和数据接口，每路上变频通道分别连接一个中频输出接口并均连接数据接口；捷变频收发器的中频输入接口连接微波模块中的下变频电路，捷变频收发器的两个中频输出接口分别连接微波模块中的下变频电路，捷变频收发器通过数据接口连接fpga，fpga还连接存储电路和接口电路；微波模块中的频率综合器连接时钟电路提供基准时钟信号，时钟电路连接捷变频收发器提供标准时钟，接口电路接入cpci总线背板。

其进一步的技术方案为，中频处理模块中的捷变频收发器采用ad9361，fpga采用xc7a200t。

其进一步的技术方案为，接口电路包括相连接的接口控制电路和通讯接口，接口控制电路连接fpga，通讯接口接入cpci总线背板。

其进一步的技术方案为，接口控制电路采用stm32f407，通讯接口包括rs422接口和以太网接口中的至少一种。

其进一步的技术方案为，雷达目标模拟器还包括人机交互模块，人机交互模块接入cpci总线背板。

其进一步的技术方案为，雷达目标模拟器还包括机箱和电源模块，cpci总线背板以及其他各个功能模块均安装在机箱内部，微波模块和中频处理模块均采用标准6ucpci尺寸，电源模块接入cpci背板并通过cpci背板为其他各个功能模块供电。

本实用新型的有益技术效果是：

本申请公开了一种基于捷变频收发器的雷达目标模拟器，由于中频处理模块中使用了捷变频收发器，因此fpga仅仅需要处理基带数字信号，不用对中频信号进行处理，降低了对fpga芯片的资源需求，通过较低成本的fpga即可完成信号处理功能，降低了该雷达目标模拟器的实现难度。而且该雷达目标模拟器中频输入输出频率可以在50mhz～6ghz范围内任意调整，采用3ghz中频技术，降低射频链路复杂程度。

附图说明

图1是本申请的雷达目标模拟的整体内部模块示意图。

图2是本申请中的中频处理模块的电路结构图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

本申请公开了一种基于捷变频收发器的雷达目标模拟器，请参考图1，该雷达目标模拟器包括通过cpci总线背板进行通讯的微波模块、中频处理模块以及测频模块，测频模块可以采用现有的频率测量电路或市售模组实现，可以实现射频信号的瞬时测频。除此之外，还包括连接到cpci总线背板的人机交互模块和电源模块，人机交互模块通常为触摸屏，电源模块采用现有市售模组，用于将外部输入的220v市电转换为+24v、+12v、-12v和+5v通过cpci背板为其他各个功能模块供电。在本申请中，该雷达目标模拟器还包括机箱，cpci总线背板以及其他各个功能模块均安装在机箱内部，微波模块和中频处理模块均采用标准6ucpci尺寸。

其中，微波模块包括上变频电路、下变频电路、频率综合器、发射天线和接收天线，频率综合器分别连接上变频电路和下变频电路提供本振信号，下变频电路连接接收天线，上变频电路连接发射天线。模块内部含多个1本振（lo1），通过开关快速切换工作频率。

请参考图2，中频处理模块包括捷变频收发器、fpga、存储电路、时钟电路和接口电路。其中，捷变频收发器包括中频输入接口、两个中频输出接口以及数据接口，捷变频收发器内置下变频通道和两路上变频通道，下变频通道包括ad转换器，每个上变频通道包括da转换器，下变频通道连接中频输入接口和数据接口，每路上变频通道分别连接一个中频输出接口并均连接数据接口。在本申请中，捷变频收发器采用ad9361实现。

捷变频收发器的中频输入接口连接微波模块中的下变频电路，捷变频收发器的两个中频输出接口分别连接微波模块中的下变频电路，捷变频收发器通过数据接口连接fpga。本申请中的fpga采用xc7a200t。fpga还连接存储电路，本申请中的存储电路采用qdr存储器。微波模块中的频率综合器连接时钟电路提供基准时钟信号，时钟电路连接捷变频收发器提供标准时钟。

fpga还连接接口电路，接口电路接入cpci总线背板，接口电路包括相连接的接口控制电路和通讯接口，接口控制电路连接fpga，通讯接口接入cpci总线背板。外部控制接口获取控制信号，人机交互模块通过触摸屏完成控制信号输入，比如目标速度、距离等的设置，接口电路将外部控制接口的控制信号以及人机交互模块的控制信号等转换为内部可变静态存储控制器（fsmc）并行总线，通过该总线控制fpga，用于目标速度、距离等信息的设置，本申请中的接口控制电路采用stm32f407，通讯接口包括rs422接口和以太网接口中的至少一种。

实际应用时，中频处理模块中还包括电源电路，其进一步对电源模块输入的电压转换为各部分电路电路需要的电压值给各部分供电，比如转换为3.3v、1.8v、1.0v和5v。

在本申请的雷达目标模拟器中，微波模块完成射频电路的上下变频，将输入的射频信号转换为中频信号（3ghz）进入中频处理模块，捷变频收发器实现中频信号的数字化，fpga完成雷达目标模拟的信号处理，比如可以完成目标的距离延时控制以及目标速度信息的多普勒叠加，存储电路可以将基带信号进行存储延时、实现目标的距离延时。fpga完成信号处理后，将基带数据发送给捷变频收发器，捷变频收发器完成中频信号上下变频为基带信号，本振由芯片内部提供，并将处理后的基带信号转换为中频信号反馈给微波模块，微波模块的上变频电路将捷变频收发器输出的两路中频信号进行功合后上变频，输出与雷达发射激励信号频率一致的射频信号。由于中频处理模块中使用了捷变频收发电路，因此fpga仅仅需要处理基带数字信号，不用对中频信号进行处理，降低了对fpga芯片的资源需求，通过较低成本的fpga即可完成信号处理功能。采用3ghz中频技术也可以降低射频链路复杂程度。

以上所述的仅是本申请的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。