基于ATE的电压调整器芯片测试装置及方法与流程

基于ate的电压调整器芯片测试装置及方法
技术领域
1.本技术涉及芯片测试技术领域，尤其涉及一种基于ate的电压调整器芯片测试装置及方法。


背景技术：

2.低压差线性稳压器(low dropout regulator,ldo)一般包括输入端、使能端和输出端，目的是将输入电压调整成符合目标电压范围后输出，但随着使用场景越来越丰富，使用功能要求越来越集成化，出现了将多个ldo和看门狗、复位、软启动控制端等功能集成于一体的电压调整器。
3.如果基于集成电路自动测试机(automatic test equipment，ate)对集成式电压调整器的测试系统和开发都逐一进行，即先设计制作测试电路的硬件系统，再搭建软件模型，会耗费大量的时间精力和开发成本。此外，ate的可用电压电流源的数量较少，会降低电压调整器的测试效率。


技术实现要素：

4.有鉴于此，本技术的目的在于提出一种解决上述技术问题的基于ate的电压调整器芯片测试装置及方法。
5.基于上述目的，本技术第一方面提供了一种基于ate的电压调整器芯片测试装置，包括：接口电路模块和软件测试模块；其中，
6.所述接口电路模块，与待测试芯片电连接，被配置成将每个电压电流源与所述待测试芯片的单连接通道扩充为多连接通道，并接收所述待测试芯片的引脚信号；
7.所述软件测试模块，被配置成基于待测试参数，利用所述接口电路模块控制各所述电压电流源与所述待测试芯片的连接通道；
8.响应于所述待测试芯片的管脚模式为open-drain，控制接入的所述连接通道中连接预设阻值的上拉电阻值，并调用open-drain管脚模式的测试程序进行测试，以得到测试结果；
9.响应于所述待测试芯片的管脚模式为push-pull，控制接入的所述连接通道中连接预设容值的滤波电容，并调用push-pull管脚模式的测试程序进行测试，以得到测试结果；
10.将测试结果与所述待测试参数的期望值进行对比，得到对比结果并输出。
11.进一步可选地，所述装置还包括：ate硬件系统，所述软件测试模块通过所述ate硬件系统与所述接口电路模块通信连接；
12.所述ate硬件系统，被配置成为所述待测试芯片提供多个量程的所述电压电流源，以及获取所述待测试芯片的所述待测试参数，并将所述待测试参数传输至所述软件测试模块。
13.进一步可选地，所述接口电路模块包括：
14.多个继电器电路，所述继电器电路被配置成控制各所述电压电流源与所述待测试芯片的连接通道；
15.接线端子，所述接线端子的管脚与各所述电压电流源的连接通道一一对应且电连接；
16.测试夹具，所述测试夹具与所述接线端子电连接，所述测试芯片夹具设置有与所述待测试芯片引脚匹配的卡槽。
17.进一步可选地，每个所述电压电流源的所述多连接通道的数量为2个，包括第一连接通道和第二连接通道。
18.进一步可选地，所述继电器电路包括第一继电器和第二继电器，所述第一继电器和所述第二继电器被配置成分别控制所述第一连接通道和第二连接通道的导通和关断。
19.进一步可选地，所述接口电路模块还包括：多个上拉电阻或滤波电容，各所述上拉电阻或所述滤波电容一端与所述接线端子电连接，另一端与所述电压电流源电连接。
20.进一步可选地，所述软件测试模块包括：
21.测试参数设置单元，被配置成为至少一个所述电压电流源的所述第一连接通道和/或第二连接通道匹配待测试参数，所述待测试参数包括输入端参数、输出端参数和使能端参数；
22.测试电路搭建单元，被配置成根据各所述电压电流源的所述第一连接通道和第二连接通道对应的所述待测试参数，响应于所述待测试参数所指示的为一所述电压电流源的所述第一连接通道，通过所述继电器电路控制所述电压电流源与所述第一连接通道电连接；
23.响应于所述待测试参数所指示的为一所述电压电流源的所述第二连接通道，通过所述继电器电路控制所述电压电流源与所述第二连接通道电连接；
24.响应于所述待测试参数所指示的为一所述电压电流源的所述第一连接通道和所述第二连接通道，通过所述继电器电路控制所述电压电流源与所述第一连接通道和所述第二连接通道均电连接；
25.响应于所述待测试芯片的管脚模式为open-drain，控制所述第一连接通道和/或所述第二连接通道中连接预设阻值的上拉电阻；
26.响应于所述待测试芯片的管脚模式为push-pull，控制所述第一连接通道和/或所述第二连接通道中连接预设容值的滤波电容；
27.测试条件设置单元，被配置成为各所述电压电流源的所述第一连接通道和/或所述第二连接通道设置电流钳位，以及设置第一连接通道和/或所述第二连接通道中电压/电流的量程范围；
28.测试结果输出单元，被配置成调用open-drain管脚模式的测试程序，对所述第一连接通道和/或所述第二连接通道连接的所述待测试芯片中管脚模式为open-drain的管脚进行参数测试，得到测试结果；以及，
29.调用push-pull管脚模式的测试程序，对所述第一连接通道和/或所述第二连接通道连接的所述待测试芯片中管脚模式为open-drain的管脚进行参数测试，得到测试结果；
30.将所述测试结果与所述待测试参数的期望值进行对比，得到对比结果并在可视化界面上进行显示。
31.进一步可选地，所述输入端参数包括下列至少一个：
32.静态电流、待机电流和输入端阈值电压；
33.所述输出端参数包括下列至少一个：输出端电压、线性调整率、负载调整率和输入输出端压差；
34.所述使能端参数包括下列至少一个：使能端阈值电压、低电平输出电压和使能端漏电流。
35.进一步可选地，所述测试夹具为dip-24封装。
36.基于同一发明构思，本技术第二方面提供了一种基于ate的电压调整器芯片测试方法，使用第一方面所述装置执行，具体步骤包括：
37.基于待测试参数，通过所述接口电路模块为所述待测试参数匹配所述第一连接通道和/或所述第二连接通道并与待测试芯片的管脚连接，并通过所述第一连接通道和/或所述第二连接通道获取所述待测试参数；
38.基于所述待测试芯片的管脚模式，调用与所述管脚模式相对应的测试程序对所述第一连接通道和/或所述第二连接通道获取的所述待测试参数进行测试，得到测试结果；
39.将所述测试结果与所述待测试参数的期望值进行对比，得到对比结果并输出。
40.从上面所述可以看出，本技术提供的基于ate的电压调整器芯片测试装置及方法，根据待测试参数，通过软件测试模块控制相应的硬件测试通道，避免对于不同类型的电压调整器芯片逐一进行构建和开发，减少大量的时间精力和成本，提升了测试效率。通过设置接口电路模块，将电压电流源的可用数量增加，能够同时测试更多待测试芯片的待测试参数，进一步提升了测试效率。
附图说明
41.为了更清楚地说明本技术或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
42.图1为本技术实施例的基于ate的电压调整器芯片测试装置结构示意图；
43.图2为本技术实施例的接口电路模块的结构示意图；
44.图3为本技术实施例的测试夹具管脚定义图；
45.图4为本技术实施例的继电器电路示意图；
46.图5为本技术实施例的软件测试模块结构示意图；
47.图6为本技术实施例的连接滤波电容的接口端子电路示意图；
48.图7为本技术实施例的连接上拉电阻的接口端子电路示意图。
具体实施方式
49.为使本技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本技术进一步详细说明。
50.需要说明的是，除非另外定义，本技术实施例使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术实施例中使用的“第
一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
51.如背景技术部分所述，相关技术中对于功能集成式的电压调整器的测试系统还难以满足需要，申请人在实现本技术的过程中发现：在对每个具有多输出的集成式电压调整器进行测试时，需要结合器件特性和引脚数量设计硬件测试系统和相应的软件测试程序，会耗费大量的时间成本和经济成本；此外，相关技术中ate可用的电压电流源数量较少，对于待测试参数较多的电压调整器芯片，不能同时进行测试，需要分多次进行测试，也会导致测试效率变低。
52.有鉴于此，本技术实施例提供了一种于基于ate的电压调整器芯片测试装置，将硬件测试系统控制软件测试系统开发的方式转变成软件测试系统控制硬件测试系统的电路搭建的方式，也就是根据待测试参数来确定电压调整器与电压电流源的连接通道，不需要对每个电压调整都进行测试系统的构建和开发，大幅度提升测试效率。此外，通过设置接口电路模块，能够将ate硬件系统中可用的电压电流源的数量增加，以测试更多待测试参数，进一步提高测试效率。
53.以下，通过具体实施例来详细介绍本技术的技术方案。
54.参考图1，本技术一个实施例的基于ate的电压调整器芯片测试装置，包括：
55.接口电路模块3和软件测试模块1；其中，
56.所述接口电路模块3，与待测试芯片电连接，被配置成将每个电压电流源与所述待测试芯片的单连接通道扩充为多连接通道，并接收所述待测试芯片的引脚信号；
57.所述软件测试模块1，被配置成基于待测试参数，利用所述接口电路模块3控制各所述电压电流源与所述待测试芯片的连接通道；
58.响应于所述待测试芯片的管脚模式为open-drain，控制接入的所述连接通道中连接预设阻值的上拉电阻值，并调用open-drain管脚模式的测试程序进行测试，以得到测试结果；
59.响应于所述待测试芯片的管脚模式为push-pull，控制接入的所述连接通道中连接预设容值的滤波电容，并调用push-pull管脚模式的测试程序进行测试，以得到测试结果；将测试结果与所述待测试参数的期望值进行对比，得到对比结果并输出。
60.在所述软件测试模块1中，对所述待测试芯片的连接通道的测试参数进行设置，在测试集成式电压调整器芯片时，需要测试哪种参数，则通过软件测试模块1选择相应的连接通道并连接，即连接了哪个硬件通道，同时也选择了该连接通道的电压电流源。
61.本实施例中，将集成式电压调整器芯片的所有功能进行归类整理，构建统一的硬件测试系统，能够根据待测试参数，通过软件测模块控制接入测试的硬件通道，无需根据每种集成式电压调整器的电特性和芯片的引脚数量，逐一设计测试系统。此外，通过接口电路模块3将电压电流源的外接通道，由一条连路扩充为多条连路，不仅降低了测试系统的硬件成本，还能够同时测试多个参数，提高了测试效率。
62.在一些实施例中，结合图1，所述装置还包括：
63.ate硬件系统2，所述软件测试模块1通过所述ate硬件系统2与所述接口电路模块3通信连接，所述ate硬件系统2与所述接口电路模块3电连接。
64.所述ate硬件系统2，被配置成为所述待测试芯片提供多个量程的所述电压电流源，以及获取所述待测试芯片的所述待测试参数，并将所述待测试参数传输至所述软件测试模块1。
65.在一些实施例中，参考图2，所述接口电路模块3包括：
66.多个继电器电路31，所述继电器电路31被配置成控制各所述电压电流源与所述待测试芯片的连接通道，可根据各所述电压电流源的连接通道所对应的待测试参数，通过继电器电路31控制所述电压电流源的哪一通道与所述待测试芯片连接，以对待测试参数进行参数。
67.容易理解的是，所述继电器电路31可根据实际情况设置多个，分别与各电压电流源连接，以增加电压电流源的可用数量。具体的，例如：可用电压电流源的数量为5个，那么可以设置5个继电器电路31，此时待测试芯片与电压电流源的连接通道的数量为10个，即可用的电压电流源的数量由5个增加为10个。继电器电路31的数量可根据实际情况进行设定，在此不做具体限定。
68.需要说明的是，集成式电压调整器中看门狗、复位、软启动控制端等电特性参数包括电压和电流参数，通过所述继电器电路31将连接通道进行切换，能够实现加压测流和加流测压。
69.接线端子32，所述接线端子32的管脚与各所述电压电流源的连接通道一一对应且电连接，所述接线端子32能够方便导线连接，其包括一段封在绝缘塑料里面的金属片，两端都有孔可以插入，并通过螺丝紧固或松开，比如两根导线，有时需要连接，有时需要断开，这时就可以通过所述接线端子32进行连接，并且可以随时断开，而不必把导线焊接或缠绕在一起，方便、快捷。
70.测试夹具33，所述测试夹具33与所述接线端子32电连接，所述测试芯片夹具设置有与所述待测试芯片引脚匹配的卡槽。参考图3，与所述卡槽的管脚定义可根据实际情况进行设置，在此不做具体限定。
71.需要说明的是，由于电压调整器芯片有不同的封装形式，例如sot-23、soic-8、tssop-24，为避免损伤被测试器件的引脚，可通过转换插座将待测试芯片与所述测试夹具33相连，避免电压调整器芯片与所述测试夹具33不匹配的情况。
72.在一些实施例中，每个所述电压电流源的所述多连接通道的数量为2个，包括第一连接通道和第二连接通道，将对应的电压电流源的可用数量增加为原来的两倍。
73.在一些实施例中，参考图4，所述继电器电路31包括第一继电器311和第二继电器312，所述第一继电器311和所述第二继电器312被配置成分别控制所述第一连接通道和第二连接通道的导通和关断。
74.具体的,继电器电路31的一端与电压电流源qvi0连接，通过第一继电器311控制与开关k1相连的连接通道qvi0_k1，通过第二继电器312控制与开关k2相连的连接通道qvio_k2，其中第一继电器311和第二继电器312均为5v电压控制，cbit k1为第一继电器311的控制位，cbit k2为第二继电器312的控制位。
75.在一些实施例中，所述接口电路模块3还包括：多个上拉电阻(r1～r16)或滤波电容(c1～c16)，各所述上拉电阻或所述滤波电容一端与所述接线端子32电连接，另一端与所述电压电流源电连接。
76.上拉电阻和滤波电容的大小，可根据实际情况进行设置，在此不做具体限定。
77.在一些实施例中，结合图5，所述软件测试模块1包括：
78.测试参数设置单元11，至少一个所述电压电流源的所述第一连接通道和/或第二连接通道匹配待测试参数，所述待测试参数包括输入端参数、输出端参数和使能端参数，测试参数设置单元11可以为填表界面的形式，填表界面以c语言编程输出的dll文件为依托，因此可通过填表界面对硬件通道所采集测试参数的数值进行修改。
79.具体的，定义功能函数和预留填表中的变量的程序代码如下：
80.用于定义测试参数的程序代码：
81.dut_api int vout(short funcindex,lpctstr funclabel)
82.用于预留填表界面中可修改的变量的程序代码：
83.预留两个引脚的电压输出端vout1和vout2：
84.cparam*vout1＝stsgetparam(funcindex,"vout1")
85.cparam*vout2＝stsgetparam(funcindex,"vout2")
86.预留两个引脚的电压输入端vin1和vin2：
87.double vin1＝vout1-》getconditioncurseldouble("vin1")
88.double vin2＝vout2-》getconditioncurseldouble("vin2")
89.预留两个引脚的负载电流端io1和io2：
90.double io1＝vout1-》getconditioncurseldouble("io1")
91.double io2＝vout2-》getconditioncurseldouble("io2")
92.预留两个引脚的使能端en1和en2：
93.double en1＝vout1-》getconditioncurseldouble("en1")
94.double en2＝vout2-》getconditioncurseldouble("en2")
95.预留两个引脚的使能端mr1和mr2：
96.double mr1＝vout1-》getconditioncurseldouble("mr1")
97.double mr2＝vout1-》getconditioncurseldouble("mr2")
98.预留测量延迟，以保证测试结果的稳定性：
99.double delay1＝vout-》getconditioncurseldouble("delay")
100.测试电路搭建单元12，被配置成根据各所述电压电流源的所述第一连接通道和第二连接通道对应的所述待测试参数，响应于所述待测试参数所指示的为一所述电压电流源的所述第一连接通道，通过所述继电器电路31控制所述电压电流源与所述第一连接通道电连接；响应于所述待测试参数所指示的为一所述电压电流源的所述第二连接通道，通过所述继电器电路控制所述电压电流源与所述第二连接通道电连接；响应于所述待测试参数所指示的为一所述电压电流源的所述第一连接通道和所述第二连接通道，通过所述继电器电路控制所述电压电流源与所述第一连接通道和所述第二连接通道均电连接；响应于所述待测试芯片的管脚模式为open-drain，控制所述第一连接通道和/或所述第二连接通道中连接预设阻值的上拉电阻，其中，所述第一连接通道和/或所述第二连接通道与open-drain模
式的管脚电连接；响应于所述待测试芯片的管脚模式为push-pull，控制所述第一连接通道和/或所述第二连接通道中连接预设容值的滤波电容，其中，所述第一连接通道和/或所述第二连接通道与push-pull模式的管脚电连接。
101.具体的，控制电压电流源的连接通道的程序代码如下：
102.cbit.setcbiton(kn)
103.其中，n为硬件通道对应的继电器序号，通过控制继电器完成电压电流源源和器件引脚测试通道的连接。
104.测试条件设置单元13，被配置成为各所述电压电流源的所述第一连接通道和/或所述第二连接通道设置电流钳位，以及设置第一连接通道和/或所述第二连接通道中电压/电流的量程范围。
105.相应的，施加测试条件的程序代码如下：
106.设置电压电流源pvi3的连接通道的电流钳位，防止过应力：
107.pvi3.setclamp(100,100)
108.对填表界面中需要进行修改具体值的部分vin1进行赋值，以及vin1对应的连接通道中电压/电流的量程范围：
109.pvi3.set(fv,vin1,fpvi10_10v,fpvi10_10a,relay_on)
110.设置电压电流源pvi2的连接通道的电流钳位：
111.pvi2.setclamp(100,100)
112.对填表界面中需要进行修改具体值的部分vin2进行赋值，以及vin2对应的连接通道中电压/电流的量程范围：
113.pvi2.set(fv,vin2,fpvi10_10v,fpvi10_10a,relay_on)
114.设置电压电流源qvi1的连接通道的电流钳位：
115.qvi1.setclamp(100,100)
116.对填表界面中需要进行修改具体值的部分en1进行赋值，以及en1对应的连接通道中电压/电流的量程范围：
117.qvi1.set(fv,en1,fovi_10v,fovi_1a,relay_on)
118.设置电压电流源qvi2的连接通道的电流钳位：
119.qvi2.setclamp(100,100)
120.对填表界面中需要进行修改具体值的部分en2进行赋值，以及en2对应的连接通道中电压/电流的量程范围：
121.qvi2.set(fv,en2,fovi_10v,fovi_1a,relay_on)
122.设置电压电流源qvi0的连接通道的电流钳位：
123.qvi0.setclamp(100,100)
124.对填表界面中需要进行修改具体值的部分mr1进行赋值，以及mr1对应的连接通道中电压/电流的量程范围：
125.qvi0.set(fv,mr1,fovi_10v,fovi_1a,relay_on)
126.测试结果输出单元14，被配置成调用open-drain管脚模式的测试程序，对所述第一连接通道和/或所述第二连接通道连接的所述待测试芯片中管脚模式为open-drain的管脚进行参数测试，得到测试结果。通过对输入端引脚采取步进式控制，监测输出端引脚与判
限(测试程序中的设定值)差别，以实现该类管脚参数测量。
127.以及，调用push-pull管脚模式的测试程序，对所述第一连接通道和/或所述第二连接通道连接的所述待测试芯片中管脚模式为open-drain的管脚进行参数测试，得到测试结果；将所述测试结果与所述待测试参数的期望值进行对比，得到对比结果并在可视化界面上进行显示。
128.以pvi0和pvi1为例，测试的程序代码如下：
129.对与pvi0通道相连的器件引脚进行测试：
130.pvi0.measurevi(1000,300)
131.对与pvi1通道相连的器件引脚进行测试：
132.pvi1.measurevi(1000,200)
133.将测试结果显示在pgs界面：
134.adresult[0]＝pvi0.getmeasresult(0,mvret)
[0135]
adresult1[0]＝pvi1.getmeasresult(0,mvret)
[0136]
vout1-》settestresult(0,0,adresult[0])
[0137]
vout2-》settestresult(0,0,adresult1[0])
[0138]
完成测试后，可对应用的资源进行释放，为下一次测试做准备，其程序代码如下：
[0139]
initaftertest()
[0140]
initbefortest()
[0141]
在一些实施例中，所述输入端参数包括下列至少一个：
[0142]
静态电流、待机电流和输入端阈值电压；
[0143]
所述输出端参数包括下列至少一个：输出端电压、线性调整率、负载调整率和输入输出端压差；
[0144]
所述使能端参数包括下列至少一个：使能端阈值电压、低电平输出电压和使能端漏电流。
[0145]
在一些实施例中，所述测试夹具33为dip-24封装，也可根据实际情况选择其他封装方式，在此不做具体限定。
[0146]
在一些实施例中，所述ate硬件系统2为sts8205a测试系统，其可以引出的电压电流源包括pvi0、pvi1、pvi2、pvi3、qvi0、qvi1、qvi2、qvi3、qvi4、qvi5，所述电压电流源为开尔文连接方式，其中pvi源的电压和电流量程最大为
±
50v，
±
1a，qvi源的电压和电流量程最大为
±
20v，
±
0.1a。
[0147]
容易理解的是，可通过所述继电器电路31将电压电流源的可用数量增加，具体的，通过k1-k12,将qvi源的连接通道扩大到以下12个：qvi0_k1_f、qvi0_k2_f、qvi1_k3_f、qvi1_k4_f、qvi2_k5_f、qvi2_k6_f、qvi3_k7_f、qvi3_k8_f、qvi4_k9_f、qvi4_k10_f、qvi5_k11_f、qvi5_k12_f，因此可用的电压电流源的硬件通道总共为16个。
[0148]
相应的，各个硬件通道所对应的待测试参数如表1所示：
[0149]
表1
[0150][0151]
结合图6和图7,电压电流源的16个连接通道与接线端子32p1或p2对应的引脚电连接，再通过p1或p2与测试夹具33电连接；当引脚需要连接滤波电容时，可与接线端子32p_c对应的引脚电连接，再通过p_c与测试夹具33电连接；当引脚需要连接上拉电阻(1kω)时，可与接线端子32p_r对应的引脚电连接，再通过p_r与测试夹具33电连接。
[0152]
需要说明的是，上述对本技术的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
[0153]
基于同一发明构思，利用上述各个实施例描述的装置执行本技术提供的一种基于ate的电压调整器芯片测试方法。
[0154]
所述基于ate的电压调整器芯片测试方法，可包括以下步骤：
[0155]
步骤s801，基于待测试参数，通过所述接口电路模块为所述待测试参数匹配所述第一连接通道和/或所述第二连接通道并与待测试芯片的管脚连接，并通过所述第一连接通道和/或所述第二连接通道获取所述待测试参数。
[0156]
步骤s802，基于所述待测试芯片的管脚模式，调用与所述管脚模式相对应的测试程序对所述第一连接通道和/或所述第二连接通道获取的所述待测试参数进行测试，得到测试结果。
[0157]
步骤s803，将所述测试结果与所述待测试参数的期望值进行对比，得到对比结果并输出。
[0158]
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本技术的范围(包括权利要求)被限于这些例子；在本技术的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本技术实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
[0159]
另外，为简化说明和讨论，并且为了不会使本技术实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(ic)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本技术实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本技术实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本技术的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本技术实施例。因此，这些描述应被认为是说明性的而不是限制性的。
[0160]
尽管已经结合了本技术的具体实施例对本技术进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。
[0161]
本技术实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本技术实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本技术的保护范围之内。