一种用于芯片测试的三维测试板和多工位三维测试板的制作方法

1.本技术涉及集成电路设计领域，特别涉及一种用于芯片测试的三维测试板和多工位三维测试板。


背景技术：

2.在集成电路芯片测试时，封装产品后根据芯片数据手册进行芯片所有参数的自动化测量，一台自动化集成电路测试机配置一片量产测试板，传统的量产测试板为一体化测试板。
3.一体化测试板，即工位测量电路均在一片测试板上，造成测试板二维面积较大，而自动化集成电路测试机固定量产测试板的面积是有限的，且面积大造成测试板易形变，容易翘曲，降低了可靠性，并且当一体化测试板上存在多工位对应测量多颗芯片时，设计人员需设计多个电路模板，且设计复杂，容易出错，且调试时间较长，若任意电路模板出现问题，易造成整片一体化测试板报废，不利于维护，耗费了大量的人力与物力资源。


技术实现要素：

4.有鉴于此，本技术的目的在于提供一种用于芯片测试的三维测试板和多工位三维测试板，二维面积较小，可靠性较高，设计简单，降低了出错的概率，同时节约了人力与物力资源。
5.为实现上述目的，本技术有如下技术方案：
6.第一方面，本技术提供了一种用于芯片测试的三维测试板，该测试板包括：分离设置的测试母板和单工位测试电路板；
7.所述测试母板用于安装待测试芯片；
8.所述测试母板连接所述单工位测试电路板；
9.所述测试母板用于连接自动化集成电路测试机，利用所述自动化集成电路测试机对所述待测试芯片进行测试。
10.可选的，所述测试板还包括：连接线；
11.所述测试母板上的第一接线槽；
12.所述单工位测试电路板上的第二接线槽；
13.所述连接线的第一端连接所述测试母板上的第一接线槽；
14.所述连接线的第二端连接所述单工位测试电路板上的第二接线槽。
15.可选的，所述测试板还包括：所述测试母板上的第一焊接端口；所述单工位测试电路板上的第二焊接端口；
16.所述测试母板通过所述第一焊接端口焊接连接所述单工位测试电路板的所述第二焊接端口。
17.可选的，所述测试母板上包括：测试座；
18.所述测试座用于安装所述待测试芯片。
19.可选的，所述单工位测试电路板包括所述待测试芯片对应的测试电路。
20.第二方面，本技术提供了一种用于芯片测试的多工位三维测试板，包括：分离设置的测试母板和至少两个单工位测试电路板；
21.所述测试母板用于安装至少两个待测试芯片；所述至少两个待测试芯片与所述至少两个单工位测试电路板一一对应；
22.所述测试母板连接所述至少两个单工位测试电路板；
23.所述测试母板用于连接自动化集成电路测试机，利用所述自动化集成电路测试机对所述至少两个待测试芯片进行测试。
24.可选的，所述测试板还包括：至少两组连接线；
25.所述至少两组连接线包括：第一连接线和第二连接线；
26.所述至少两个单工位测试电路板包括：第一单工位测试电路板和第二单工位测试电路板；
27.所述第一连接线的第一端连接所述测试母板上的第一接线槽；所述第一连接线的第二端连接所述第一单工位测试电路板上的第二接线槽；
28.所述第二连接线的第一端连接所述测试母板上的第三接线槽；所述第二连接线的第二端连接所述第二单工位测试电路板上的第四接线槽。
29.可选的，所述测试板，还包括：
30.所述测试母板上的第一焊接端口和第二焊接端口；
31.所述至少两个单工位测试电路板包括：第一单工位测试电路板和第二单工位测试电路板；
32.所述第一单工位测试电路板上的第三焊接端口；所述第二单工位测试电路板上的第四焊接端口；
33.所述测试母板通过所述第一焊接端口焊接连接所述第一单工位测试电路板上的所述第三焊接端口；所述测试母板通过所述第二焊接端口焊接连接所述第二单工位测试电路板上的第四焊接端口。
34.可选的，所述测试母板上包括至少两个测试座：第一测试座和第二测试座；
35.所述第一测试座用于安装第一待测试芯片；所述第二测试座用于安装第二待测试芯片。
36.可选的，所述至少两个单工位测试电路板包括所述至少两个待测试芯片一一对应的测试电路。
37.与现有技术相比，本技术实施例提供的技术方案具有以下优点：
38.本技术实施例提供了一种用于芯片测试的三维测试板和多工位三维测试板，该用于芯片测试的三维测试板包括分离设置的测试母板和单工位测试电路板；测试母板用于安装待测试芯片；测试母板连接单工位测试电路板，测试母板用于连接自动化集成电路测试机，利用自动化集成电路测试机对待测试芯片进行测试。即本技术实施例的测试板为三维结构，在自动化集成电路测试机上只预留测试母板的二维面积即可，测试母板与单工位测试电路之间形成了三维立体结构，减少了二维平面面积，提升了测试板的可靠性，并且设计简单，无需设计复杂的电路，降低了出错的概率，且进行调试或维修时，只针对待调试或待维修电路板进行即可，简单易行，节约了大量的人力物力资源。
附图说明
39.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
40.图1示出了本技术实施例提供的一种用于芯片测试的一体化测试板的示意图；
41.图2示出了本技术实施例提供的一种用于芯片测试的三维测试板的示意图；
42.图3示出了本技术实施例提供的另一种用于芯片测试的三维测试板的示意图；
43.图4示出了本技术实施例提供的一种用于芯片测试的多工位三维测试板的示意图；
44.图5示出了本技术实施例提供的另一种用于芯片测试的多工位三维测试板的示意图。
具体实施方式
45.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术的具体实施方式做详细的说明。
46.在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施例的限制。
47.正如背景技术中的描述，在集成电路芯片测试时，封装产品后根据芯片数据手册进行芯片所有参数的自动化测量，一台自动化集成电路测试机配置一片量产测试板，传统的量产测试板为一体化测试板。
48.一体化测试板，参见图1所示，图中1、2、3、4、5、6、7和8为测试座，图中a、b、c、d、e、f、g、h为测试座对应的测试电路板，即工位测量电路均在一片测试板上，造成测试板二维面积较大，而自动化集成电路测试机固定量产测试板的面积是有限的，且面积大造成测试板易形变，容易翘曲，降低了可靠性。
49.并且当一体化测试板上存在多工位对应测量多颗芯片时，设计人员需设计多个电路模板，且设计复杂，容易出错，且调试时间较长，若任意电路模板出现问题，易造成整片一体化测试板报废，不利于维护，耗费了大量的人力与物力资源。基于以上技术问题，本技术实施例提供了一种用于芯片测试的三维测试板和多工位三维测试板，该用于芯片测试的三维测试板包括分离设置的测试母板和单工位测试电路板；测试母板用于安装待测试芯片；测试母板连接单工位测试电路板，测试母板用于连接自动化集成电路测试机，利用自动化集成电路测试机对待测试芯片进行测试。即本技术实施例的测试板为三维结构，在自动化集成电路测试机上只预留测试母板的二维面积即可，测试母板与单工位测试电路之间形成了三维立体结构，减少了二维平面面积，提升了测试板的可靠性，并且设计简单，无需设计复杂的电路，降低了出错的概率，且进行调试或维修时，只针对待调试或待维修电路板进行即可，简单易行，节约了大量的人力物力资源。下面结合附图，详细说明本技术的各种非限制性实施方式。
50.示例性测试板1
51.参考图2所示，为本技术实施例提供的一种用于芯片测试的三维测试板，包括：分离设置的测试母板21和单工位测试电路板22；测试母板上可以用于安装待测试芯片，测试母板21连接单工位测试电路板22，测试母板21可以在测试时与自动化集成电路测试机进行连接(图中未示出)，可以利用自动化集成电路测试机对待测试芯片进行测试。
52.图2中示出的测试母板21和单工位测试电路板22之间通过连接线23进行连接，测试母板21上可以包括第一接线槽24，单工位测试电路板22上可以包括第二接线槽25，如图2所示，连接线23的第一端连接测试母板21上的第一接线槽24，连接线23的第二端连接单工位测试电路板22上的第二接线槽25。从而通过连接线可以将测试母板和单工位测试电路板分离设置，在进行芯片测试时只需要将测试母板连接在自动化集成电路测试机上，即自动化集成电路测试机上只需预留测试母板的二维面积即可，有利于测试板的空间利用与灵活性配置，且测试板二维面积的减小同时也提高了测试板的机械与电性可靠性，测试板不易变形。
53.此外，测试母板21上还可以包括测试座26，测试座26上可以在测试时安装待测试芯片，单工位测试电路板22包括待测试芯片对应的测试电路，用于对待测试芯片进行测试。
54.本技术实施例提供了一种用于芯片测试的三维测试板，测试母板和单工位测试电路板之间采用连接线连接，减小了二维面积，提高了可靠性的同时，由于采用的是连接线连接，方便单工位测试电路板的更换，当需要测试不同的芯片时，将连接线上的单工位测试电路板更换为待测试芯片对应的电路板即可，提高了测试板的通用性。
55.示例性测试板2
56.参考图3所示，为本技术实施例提供的另一种用于芯片测试的三维测试板，包括：分离设置的测试母板31和单工位测试电路板32；测试母板上可以用于安装待测试芯片，测试母板31连接单工位测试电路板32，测试母板31可以在测试时与自动化集成电路测试机进行连接(图中未示出)，可以利用自动化集成电路测试机对待测试芯片进行测试。
57.图3中示出的测试母板31和单工位测试电路板32之间通过焊接连接，测试母板31上可以包括第一焊接端口33，单工位测试电路板32上可以包括第二焊接端口34，如图3所示，测试母板31通过第一焊接端口33焊接连接单工位测试电路板32上的第二焊接端口34。从而通过焊接连接可以将测试母板和单工位测试电路板分离设置，形成了测试母板和单工位测试电路板之间的三维结构，在进行芯片测试时只需要将测试母板连接在自动化集成电路测试机上，即自动化集成电路测试机上只需预留测试母板的二维面积即可，有利于测试板的空间利用与灵活性配置，且测试板二维面积的减小同时也提高了测试板的机械与电性可靠性，测试板不易变形。
58.此外，测试母板31上还可以包括测试座35，测试座35上可以在测试时安装待测试芯片，单工位测试电路板32包括待测试芯片对应的测试电路，用于对待测试芯片进行测试。
59.本技术实施例提供了另一种用于芯片测试的三维测试板，测试母板和单工位测试电路板之间采用焊接连接，减小了二维面积，采用焊接连接的方式，使测试板的可靠性更高，三维空间连接，优于二维平面连接，机械应力会更好，同时空间利用率高，便于测试。
60.示例性测试板3
61.参考图4所示，为本技术实施例提供的一种用于芯片测试的多工位三维测试板，包括分离设置的测试母板41和至少两个单工位测试电路板42和43，测试母板上可以用于安装
至少两个待测试芯片，至少两个待测试芯片与至少两个单工位测试电路板42和43一一对应，测试母板41连接至少两个单工位测试电路板42和43，测试母板41可以在测试时与自动化集成电路测试机进行连接(图中未示出)，可以利用自动化集成电路测试机对至少两个待测试芯片进行测试。
62.图4中示出的测试母板41和至少两个单工位测试电路板第一单工位测试电路板42和第二单工位测试电路板43之间通过至少两组连接线连接，包括第一连接线44和第二连接线45，第一连接线44的第一端连接测试母板41上的第一接线槽46，第一连接线的第二端连接第一单工位测试电路板42上的第二接线槽47，第二连接线45的第一端连接测试母板41上的第三接线槽48，第二连接线45的第二端连接第二单工位测试电路板43上的第四接线槽49。从而通过连接线可以将测试母板和单工位测试电路板分离设置，由于测试板可以包括至少两个单工位测试电路板，因此该测试板可以对多个芯片同时进行测试，提高了测试效率。在进行芯片测试时只需要将测试母板连接在自动化集成电路测试机上，即自动化集成电路测试机上只需预留测试母板的二维面积即可，有利于测试板的空间利用与灵活性配置，且测试板二维面积的减小同时也提高了测试板的机械与电性可靠性，测试板不易变形。
63.此外，测试母板41上还可以包括至少两个测试座第一测试座411和第二测试座422，第一测试座411用于安装第一待测试芯片，第二测试座422用于安装第二待测试芯片。
64.本技术实施例提供了一种用于芯片测试的多工位三维测试板，测试母板和至少两个单工位测试电路板之间采用连接线连接，可同时对多个芯片进行测试，减小了二维面积，提高了可靠性的同时，由于采用的是连接线连接，方便单工位测试电路板的更换，当需要测试不同的芯片时，将连接线上的单工位测试电路板更换为待测试芯片对应的电路板即可，提高了测试板的通用性。并且本技术实施例的用于芯片测试的多工位三维测试板设计简单，无需设计复杂的多个电路模板，降低了出错的概率，节约设计时间，且进行调试或维修时，只针对待调试或待维修电路板进行即可，简单易行，节约了大量的人力物力资源。
65.示例性测试板4
66.参见图5所示，为本技术实施例提供的另一种用于芯片测试的多工位三维测试板，包括分离设置的测试母板51和至少两个单工位测试电路板52和53，测试母板上可以用于安装至少两个待测试芯片，至少两个待测试芯片与至少两个单工位测试电路板52和53一一对应，测试母板51连接至少两个单工位测试电路板52和53，测试母板51可以在测试时与自动化集成电路测试机进行连接(图中未示出)，可以利用自动化集成电路测试机对至少两个待测试芯片进行测试。
67.图5中示出的测试母板51和至少两个单工位测试电路板第一单工位测试电路板52和第二单工位测试电路板53之间通过焊接连接，测试母板51上包括至少两个焊接端口第一焊接端口54和第二焊接端口55，第一单工位测试电路板52上包括第三焊接端口56，第二单工位测试电路板53上包括第四焊接端口57，测试母板51通过第一焊接端口54焊接连接第一单工位测试电路板52上的第三焊接端口56，测试母板51通过第二焊接端口55焊接连接第二单工位测试电路板53上的第四焊接端口57。从而通过焊接连接可以将测试母板和至少两个单工位测试电路板分离设置，形成了测试母板和单工位测试电路板之间的三维结构，由于测试板可以包括至少两个单工位测试电路板，因此该测试板可以对多个芯片同时进行测试，提高了测试效率。在进行芯片测试时只需要将测试母板连接在自动化集成电路测试机
上，即自动化集成电路测试机上只需预留测试母板的二维面积即可，有利于测试板的空间利用与灵活性配置，且测试板二维面积的减小同时也提高了测试板的机械与电性可靠性，测试板不易变形。
68.此外，测试母板51上还可以包括第一测试座511和第二测试座522，第一测试座511用于安装第一待测试芯片，第二测试座522用于安装第二待测试芯片。
69.本技术实施例提供了另一种用于芯片测试的多工位三维测试板，测试母板和至少两个单工位测试电路板之间采用焊接连接，可同时对多个芯片进行测试，减小了二维面积，提高了可靠性的同时，由于采用的是焊接连接，使测试板的可靠性更高，三维空间连接，优于二维平面连接，机械应力会更好，同时空间利用率高，便于测试。并且本技术实施例的用于芯片测试的多工位三维测试板设计简单，无需设计复杂的多个电路模板，降低了出错的概率，节约设计时间，且进行调试或维修时，只针对待调试或待维修电路板进行即可，简单易行，节约了大量的人力物力资源。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。
70.以上所述仅是本技术的优选实施方式，虽然本技术已以较佳实施例披露如上，然而并非用以限定本技术。任何熟悉本领域的技术人员，在不脱离本技术技术方案范围情况下，都可利用上述揭示的方法和技术内容对本技术技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本技术技术方案的内容，依据本技术的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本技术技术方案保护的范围内。