一种用于量产测试fA级电流的测试连接装置的制作方法

一种用于量产测试fa级电流的测试连接装置
技术领域
1.本发明涉及对电流的测试连接装置，尤其涉及一种用于量产测试fa级电流的测试连接装置。


背景技术：

2.目前，根据工作应用场景等的要求，在工作时，运算放大器等芯片的器件端脚只允许存在极小的漏电流，一般漏电流为fa级。对于fa级的漏电流，目前通常是在实验环境中通过技术手段测量，而在实际量产测试中，由于漏电流极其微弱，且待测芯片与电流测量装置之间的距离较远，受环境影响导致电流测量装置对待测芯片的漏电流的测量精度变差，从而导致无法对漏电流进行有效的检测，难以满足量产测试的要求。


技术实现要素：

3.本发明所要解决的技术问题是提供一种用于量产测试fa级电流的测试连接装置，其在检测时能减少甚至避免外界环境对测试连接金手指的影响，满足量产时fa级漏电流的测量要求，提高量产测试的效率以及可靠性。
4.本发明解决上述技术问题所采用的技术方案为：一种用于量产测试fa级电流的测试连接装置，用于连接待测芯片和电流测量装置，包括测试金手指和包裹环绕在所述的测试金手指外的电磁屏蔽体，所述的测试金手指的一端与待测芯片的器件端脚电连接，所述的测试金手指的另一端与电流测量装置电连接，所述的电磁屏蔽体包括从内到外依次设置的第一绝缘环、屏蔽内环、第二绝缘环、电压快速稳定屏蔽环、第三绝缘环和接地屏蔽环，所述的电磁屏蔽体上电连接有屏蔽控制电路，所述的屏蔽控制电路使得所述的接地屏蔽环始终处于接地状态，且测试时，所述的屏蔽控制电路先控制所述的电压快速稳定屏蔽环的电位与所述的测试金手指的电位相同，再控制所述的屏蔽内环的电位与所述的测试金手指的电位相同，直至测量结束。
5.进一步地，所述的第一绝缘环、屏蔽内环、第二绝缘环、电压快速稳定屏蔽环、第三绝缘环和接地屏蔽环均与所述的测试金手指呈同心分布。
6.进一步地，所述的屏蔽控制电路包括采样保持电路和与所述的采样保持电路电连接的屏蔽内环控制电路、稳定屏蔽环控制电路，所述的采样保持电路用于对屏蔽驱动信号采样保持，所述的屏蔽内环控制电路与所述的屏蔽内环电连接，用于控制所述的屏蔽内环的电位与所述的测试金手指的电位相同；所述的稳定屏蔽环控制电路与所述的电压快速稳定屏蔽环电连接，用于控制所述的电压快速稳定屏蔽环的电位快速稳定在所述的测试金手指的相同电位。
7.进一步地，所述的采样保持电路包括第一nmos管、第二nmos管和第五电容，所述的第一nmos管的漏极端与屏蔽驱动信号电连接，所述的第一nmos管的源极端分别与所述的第二nmos管的源极端、所述的第五电容的第一端、所述的屏蔽内环控制电路以及稳定屏蔽环控制电路电连接，所述的第二nmos管的漏极端和所述的第五电容的第二端均接地。
8.进一步地，所述的稳定屏蔽环控制电路包括第一运算放大器、第一电容、第二电容、第三电容、第一电阻和第二电阻，所述的第一运算放大器的同相端与所述的第五电容的第一端、第一nmos管的源极端以及第二nmos管的源极端电连接，所述的第一运算放大器的电源正端通过所述的第二电容接地，所述的第一运算放大器的电源负端通过所述的第一电容接地，所述的第一运算放大器的反相端与所述的第二电阻的一端电连接，所述的第二电阻的另一端分别与所述的第一运算放大器的输出端以及所述的第一电阻的一端电连接，所述的第一电阻的另一端与所述的第三电容的一端电连接后形成稳定屏蔽环控制输出端，稳定屏蔽环控制输出端与所述的电压快速稳定屏蔽环电连接，所述的第三电容的另一端接地。
9.进一步地，所述的屏蔽内环控制电路包括方波信号产生电路和恒压产生电路，所述的恒压产生电路分别与所述的方波信号产生电路、所述的采样保持电路电连接。
10.进一步地，所述的方波信号产生电路包括第二运算放大器、第四电容、第三电阻、第一可变电阻、第二可变电阻和第三nmos管，所述的第二运算放大器的同相端分别与第三电阻的一端、第一可变电阻的一端电连接，所述的第三电阻的另一端接地，所述的第一可变电阻的另一端与所述的第二运算放大器的输出端、所述的第三nmos管的漏极端电连接，所述的第二运算放大器的反相端与所述的第二可变电阻的一端、所述的第四电容的一端电连接，所述的第四电容的另一端接地，所述的第二可变电阻的另一端与所述的第二运算放大器的输出端、所述的第三nmos管的漏极端电连接，所述的第三nmos管的源极端与所述的恒压产生电路电连接。
11.进一步地，所述的恒压产生电路包括第三运算放大器、第四nmos管、第六电容、第七电容、第八电容、第五电阻和第六电阻，所述的第三运算放大器的同相端与所述的第五电容的第一端、所述的第一nmos管的源极端、所述的第二nmos管的源极端电连接，所述的第三运算放大器的反相端与所述的第五电阻的一端电连接，所述的第五电阻的另一端与所述的第三运算放大器的输出端、所述的第六电阻的一端电连接，所述的第三运算放大器的电源负端通过第六电容接地，所述的第三运算放大器的电源正端通过第七电容接地，所述的第六电阻的另一端与所述的第八电容的一端、所述的第四nmos管的漏极端电连接，所述的第八电容的另一端接地，所述的第四nmos管的源极端与所述的第三nmos管的源极端电连接后形成屏蔽内环控制输出端，屏蔽内环控制输出端与所述的屏蔽内环电连接。
12.进一步地，所述的第二运算放大器和所述的第三运算放大器均采用高带宽运算放大器，所述的高带宽运算放大器包括电压比较器、cmos输入运算放大器、jfet输入运算放大器、反相器、推挽输出电路和第九电容，所述的jfet输入运算放大器的同相端、所述的cmos输入运算放大器的同相端与所述的电压比较器的第一电压负端相互连接后形成所述的高带宽运算放大器的同相端，所述的jfet输入运算放大器的反相端、所述的cmos输入运算放大器的反相端与所述的电压比较器的第二电压负端相互连接后形成所述的高带宽运算放大器的反相端，所述的电压比较器的电压正端连接参考电压，所述的电压比较器的输出端与所述的jfet输入运算放大器的使能端、所述的反相器的输入端电连接，所述的反相器的输出端与所述的cmos输入运算放大器的使能端电连接；所述的jfet输入运算放大器的输出端和所述的cmos输入运算放大器的输出端均与所述的推挽输出电路的输入端、所述的第九电容的一端电连接，所述的推挽输出电路的输出端与所述的第九电容的另一端相互连接后
形成所述的高带宽运算放大器的输出端。
13.进一步地，所述的屏蔽驱动信号为待测芯片的输入保护端脚的电压信号，或对所述的测试金手指采样的电压信号。
14.与现有技术相比，本发明的优点是由于测试金手指外包裹环绕有电磁屏蔽体，通过电磁屏蔽体能减少或避免外界环境对测试金手指的影响，提高了测量精度；且电磁屏蔽体上电连接有屏蔽控制电路，通过测试金手指测量流过待测芯片上的器件端脚的漏电流时，通过屏蔽控制电路使得电压快速稳定屏蔽环的电位快速稳定至与测试金手指相同电位；在电压快速稳定屏蔽环的电位保持与测试金手指相同电位后，屏蔽控制电路控制屏蔽内环的电位与测试金手指的电位相一致，直至漏电流测量结束，这大大缩短了整个测量时的稳态时间，从而缩短了电流测量装置通过测试金手指对fa级漏电流测量的时间，提高了测量效率。
附图说明
15.图1为使用本发明对待测芯片进行测量时的使用连接示意图；图2为本发明的电磁屏蔽体与测试金手指配合的俯视图；图3为图2的剖视图；图4为本发明的屏蔽控制电路的电路原理图；图5为本发明的时序控制电路产生时序控制信号的示意图；图6为本发明的时序控制信号的示意图；图7为本发明的高带宽运算放大器的电路框图。
具体实施方式
16.以下结合附图实施例对本发明作进一步详细描述。
17.如图所示，一种用于量产测试fa级电流的测试连接装置，用于连接待测芯片1和电流测量装置2，待测芯片1可以为运算放大器等常用的芯片，电流测量装置2为现有装置，测试连接装置包括测试金手指3和包裹环绕在测试金手指3外的电磁屏蔽体4，测试金手指3的一端与待测芯片1的器件端脚5电连接，测试金手指3的另一端与电流测量装置2电连接，待测芯片1一般都具有多个器件端脚5，测试金手指3的数量一般与待测芯片1上的器件端脚5的数量相等，量产测试时，将待测芯片1置于测试工位后，待测芯片1通过器件端脚5与测试连接装置上的测试金手指3一一对应电连接，若只需对待测芯片1上的部分器件端脚5进行漏电流测量，可仅在与该部分器件端脚5电连接的测试金手指3上一一对应地设置电磁屏蔽体4，对于其他的测试金手指3可以采用现有常用的形式，当然，也可以在所有的测试金手指3上均设置电磁屏蔽体4；电磁屏蔽体4包括从内到外依次设置的第一绝缘环41、屏蔽内环42、第二绝缘环43、电压快速稳定屏蔽环44、第三绝缘环45和接地屏蔽环46，如图3所示，第一绝缘环41、屏蔽内环42、第二绝缘环43、电压快速稳定屏蔽环44、第三绝缘环45和接地屏蔽环46均与测试金手指3呈同心分布，屏蔽内环42、电压快速稳定屏蔽环44以及接地屏蔽环46可采用现有常用的屏蔽材料，第一绝缘环41、第二绝缘环43以及第三绝缘环45可采用现有常用的绝缘隔离材料，屏蔽内环42通过第一绝缘环41与测试金手指3绝缘隔离，屏蔽内环42与电压快速稳
定屏蔽环44通过第二绝缘环43绝缘隔离，接地屏蔽环46与电压快速稳定屏蔽环44通过第三绝缘环45绝缘隔离；此外，还可将电磁屏蔽体4设置成扁平状，以减少电磁屏蔽体4在电路板上的突出高度，而对于测试金手指3，其与待测芯片1的器件端脚5连接的一端宽度较小，沿指向测试金手指3另一端的方向上，其宽度逐渐变大，如图2所示。
18.通过在测试金手指3上设置电磁屏蔽体4，能减少测试金手指3在测试中受到环境的影响，满足量产中fa级漏电流的测量需要。而为了提高量产中的测量效率，电磁屏蔽体4上还电连接有屏蔽控制电路，接地屏蔽环46接地，屏蔽控制电路使得接地屏蔽环46始终处于接地状态，且测试时，屏蔽控制电路先控制电压快速稳定屏蔽环44的电位快速稳定至测试金手指3的相同电位，再控制屏蔽内环42的电位与测试金手指3的电位相同，直至漏电流测量结束；具体来说，在电压快速稳定屏蔽环44的电位与所环绕的测试金手指3的电位相同后，屏蔽控制电路使得电压快速稳定屏蔽环44的电位稳定在与测试金手指3相同的电位，然后屏蔽控制电路才使得屏蔽内环42的电位与测试金手指3的电位相同，当屏蔽内环42、电压快速稳定屏蔽环44的电位均与所环绕的测试金手指3的电位相同后，才能实现对器件端脚5的fa级漏电流进行稳定准确的测量；且可使得电磁屏蔽体4快速进入屏蔽稳态，即能够大大缩短整个测量时的稳态时间，从而缩短电流测量装置2通过测试金手指3对相应fa级漏电流测量的时间，提高测量效率。
19.屏蔽控制电路包括采样保持电路6和与采样保持电路6电连接的屏蔽内环控制电路、稳定屏蔽环控制电路7，稳定屏蔽环控制电路7与电压快速稳定屏蔽环44电连接，用于控制电压快速稳定屏蔽环44的电位快速稳定在测试金手指3的相同电位；屏蔽内环控制电路与屏蔽内环42电连接，通过屏蔽内环控制电路输出的方波信号对由屏蔽内环42、第一绝缘环41以及测试金手指3构成的电容充电，并在充电结束后，屏蔽内环控制电路关闭输出的方波信号，并将输出恒定的屏蔽内环控制电压加载到屏蔽内环42上，以使得屏蔽内环42的电位与测试金手指3的电位相同，直至漏电流测量结束；而采样保持电路6用于对屏蔽驱动信号进行采样，并根据对屏蔽驱动信号的采样状态，控制屏蔽内环控制电路以及稳定屏蔽环控制电路7的工作状态；具体地，屏蔽驱动信号可为待测芯片1的输入保护端脚的电压信号，或对测试金手指3采样的电压信号，当待测芯片1存在输入保护端脚时，屏蔽驱动信号为待测芯片1的输入保护端脚的电压信号，具体方法为：在待测芯片1内，将输入保护端脚的电压配置为跟随与测试金手指3的电压相一致；而当待测芯片1未设置输入保护端脚时，则可通过现有方法（如：采用缓冲器等电路）获取测试金手指3的电压信号，具体情况可以根据实际情况选择确定。因此，根据待测芯片1的具体封装形式不同，采样保持电路6获取屏蔽驱动信号的方式不同，但均可根据所获取的屏蔽驱动信号控制屏蔽内环42以及电压快速稳定屏蔽环44的电位最终与测试金手指3的电位相同，以满足对fa级漏电流的测量需要。
20.具体地，如图4所示，采样保持电路6包括第一nmos管q1、第二nmos管q2和第五电容c5，第一nmos管q1的漏极端与屏蔽驱动信号电连接，第一nmos管q1的源极端分别与第二nmos管q2的源极端、第五电容c5的第一端、屏蔽内环控制电路以及稳定屏蔽环控制电路电连接，第二nmos管q2的漏极端和第五电容c5的第二端均接地；当控制第一nmos管q1导通、第二nmos管q2关闭时，屏蔽驱动信号给第五电容c5充电；当第一nmos管q1和第二nmos管q2均关闭时，此时利用第五电容c5的电容电压驱动能驱动屏蔽内环控制电路和稳定屏蔽环控制电路7处于相应的工作状态；当第一nmos管q1关闭、第二nmos管q2导通时，对第五电容c5放
电，当第五电容c5放电完成后，即关闭屏蔽内环控制电路和稳定屏蔽环控制电路7的工作状态，屏蔽内环42以及电压快速稳定屏蔽环44上相应的电位也置零。
21.稳定屏蔽环控制电路7包括第一运算放大器u1、第一电容c1、第二电容c2、第三电容c3、第一电阻r1和第二电阻r2，第一运算放大器u1的同相端与第五电容c5的第一端、第一nmos管q1的源极端以及第二nmos管q2的源极端电连接，第一运算放大器u1的电源正端通过第二电容c2接地，第一运算放大器u1的电源负端通过第一电容c1接地，第一运算放大器u1的反相端与第二电阻r2的一端电连接，第二电阻r2的另一端分别与第一运算放大器u1的输出端以及第一电阻r1的一端电连接，第一电阻r1的另一端与第三电容c3的一端电连接后形成稳定屏蔽环控制输出端vout1，稳定屏蔽环控制输出端vout1与电压快速稳定屏蔽环44电连接，第三电容c3的另一端接地；第一运算放大器u1可采用现有常用的高精度运算放大器，也可采用高带宽运算放大器。当采样保持电路6中的第一nmos管q1和第二nmos管q2均处于关闭状态时，第五电容c5的电容电压加载到第一运算放大器u1的同相端，此时，使得电压快速稳定屏蔽环44的电压与测试金手指3的电压相同；当第五电容c5处于放电状态时，则稳定屏蔽环控制电路处于非工作状态。由图4可知，第一运算放大器u1工作于电压跟随器状态，因此，可以通过稳定屏蔽环控制输出端vout1得到与屏蔽驱动信号相一致的电压。
22.屏蔽内环控制电路包括方波信号产生电路8和恒压产生电路9，恒压产生电路9分别与方波信号产生电路8、采样保持电路6电连接，具体地：方波信号产生电路8包括第二运算放大器u2、第四电容c4、第三电阻r3、第一可变电阻r9、第二可变电阻r10和第三nmos管q3，第二运算放大器u2的同相端分别与第三电阻r3的一端、第一可变电阻r9的一端电连接，第三电阻r3的另一端接地，第一可变电阻r9的另一端与第二运算放大器u2的输出端、第三nmos管q3的漏极端电连接，第二运算放大器u2的反相端与第二可变电阻r10的一端、第四电容c4的一端电连接，第四电容c4的另一端接地，第二可变电阻r10的另一端与第二运算放大器u2的输出端、第三nmos管q3的漏极端电连接，第三nmos管q3的源极端与恒压产生电路电连接；恒压产生电路9包括第三运算放大器u3、第四nmos管q4、第六电容c6、第七电容c7、第八电容c8、第五电阻r5和第六电阻r6，第三运算放大器u3的同相端与第五电容c5的第一端、第一nmos管q1的源极端、第二nmos管q2的源极端电连接，第三运算放大器u3的反相端与第五电阻r5的一端电连接，第五电阻r5的另一端与第三运算放大器u3的输出端、第六电阻r6的一端电连接，第三运算放大器u3的电源负端通过第六电容c6接地，第三运算放大器u3的电源正端通过第七电容c7接地，第六电阻r6的另一端与第八电容c8的一端、第四nmos管q4的漏极端电连接，第八电容c8的另一端接地，第四nmos管q4的源极端与第三nmos管q3的源极端电连接后形成屏蔽内环控制输出端vout2，屏蔽内环控制输出端vout2与屏蔽内环42电连接。
23.屏蔽内环控制电路中的第二运算放大器u2和第三运算放大器u3采用相同的高带宽运算放大器，通过第一可变电阻r9和第二可变电阻r10能调节方波信号产生电路8所产生的方波，通过第三nmos管q3能控制方波信号产生电路8的输出状态，当第三nmos管q3导通、第四nmos管q4关闭时，方波信号产生电路8产生的方波信号能通过屏蔽内环控制输出端vout2加载到屏蔽内环42，当第三nmos管q3关闭、第四nmos管q4导通时，恒压产生电路9产生
的电压通过屏蔽内环控制输出端vout2加载到屏蔽内环42；且恒压产生电路9通过第三运算放大器u3能快速使得屏蔽内环42通过屏蔽内环控制输出端vout2得到相应的电压，即使得屏蔽内环42的电位能快速升至与测试金手指3相同的电位，由图4可知，第三运算放大器u3工作于电压跟随器状态，因此，可以通过屏蔽内环控制输出端vout2得到与屏蔽驱动信号相一致的电压。
24.具体实施时，第一nmos管q1、第二nmos管q2、第三nmos管q3和第四nmos管q4的工作状态均受相应的时序控制信号控制，如图5所示，为通过时序控制电路产生时序控制信号的示意图，时序控制电路可采用现有常用的电路形式，时序控制电路所产生的时序信号q1、q2、q3和q4能分别与第一nmos管q1、第二nmos管q2、第三nmos管q3和第四nmos管q4一一对应，时序信号q1、q2、q3以及q4的具体情况如图6所示，当时序信号q1处于高电平时，第一nmos管q1处于导通状态，时序信号q2处于高电平时时，第二nmos管q2处于导通状态；时序信号q3处于高电平时，第三nmos管q3处于导通状态；时序信号q4处于高电平时，第四nmos管q4处于导通状态。图6中，示出了对fa级漏电流进行测量时的一个完整周期的时序图，通过时序控制信号控制整个屏蔽控制电路的工作，能够在满足量产测试fa级漏电流的情况下，大幅缩短稳定情况下的测量时间，提高测量效率。
25.如图7所示，高带宽运算放大器包括电压比较器u4、cmos输入运算放大器u5、jfet输入运算放大器u6、反相器u7、推挽输出电路u8和第九电容c9，jfet输入运算放大器u6的同相端、cmos输入运算放大器u5的同相端与电压比较器u4的第一电压负端相互连接后形成高带宽运算放大器的同相端，jfet输入运算放大器u6的反相端、cmos输入运算放大器u5的反相端与电压比较器u4的第二电压负端相互连接后形成高带宽运算放大器的反相端，电压比较器u4的电压正端连接参考电压vref，电压比较器u4的输出端与jfet输入运算放大器u6的使能端、反相器u7的输入端电连接，反相器u7的输出端与cmos输入运算放大器u5的使能端电连接；jfet输入运算放大器u6的输出端和cmos输入运算放大器u5的输出端均与推挽输出电路u8的输入端、第九电容c9的一端电连接，推挽输出电路u8的输出端与第九电容c9的另一端相互连接后形成高带宽运算放大器的输出端。
26.其中：电压比较器u4、cmos输入运算放大器u5、jfet输入运算放大器u6均可以采用现有常用的电路形式，参考电压vref的大小可以根据需要选择。电压比较器u4的第一电压负端以及第二电压负端为整个高带宽运算放大器的共模电压信号，当共模电压信号低于参考电压vref时，jfet输入运算放大器u6处于工作状态，而当共模电压信号高于参考电压vref时，cmos输入运算放大器u5处于工作状态。具体工作时，高带宽运算放大器的工作区间内，以在jfet输入运算放大器u6的工作为准，因此，由jfet输入运算放大器u6的工作特性可知，高带宽运算放大器具有高带宽、高摆率等特性。通过推挽输出电路u8形成推挽输出级，推挽输出电路u8可以采用现有常用的推挽输出形式。
27.此外，当第一运算放大器u1采用高带宽运算放大器时，也可采用上述高带宽运算放大器的电路形式。
28.本发明的保护范围包括但不限于以上实施方式，其保护范围以权利要求书为准，任何对本技术做出的本领域的技术人员容易想到的替换、变形、改进均落入本发明的保护范围。