芯片测试方法、寄存器、电子设备和存储介质与流程

本申请涉及芯片测试，具体涉及一种芯片测试方法、寄存器、电子设备和存储介质。

背景技术：

1、随着电路工艺的不断演进，电路的尺寸不断减小，电路的集成度和复杂度与日俱增。大规模集成电路(如，大规模芯片或超大规模芯片等)通常会包括数量众多的时钟，以控制不同电路的工作状态。如果两个时钟之间存在交互路径，则不能使用同一条测试向量进行切换测试；而且，这两个时钟之间不会做时间检测(timing check)，若两个时钟同时进行切换测试，并形成两个时钟之间的数据传递，而这种数据传递是没有时序保障的，易导致传输的数据存在逻辑错误，降低通信数据的传输准确性。因此，需要采用不同的测试向量对不同的时钟的控制性能进行测试。

2、通常在扫描测试过程中，会基于不同的时钟产生不同的测试向量(pattern)，即在一个时钟周期内只会产生一个脉冲信号。但这会造成pattern过多，且，无法使用一个pattern来同时测试两个不同的时钟的工作性能，降低了测试效率。

技术实现思路

1、本申请提供一种芯片测试方法、寄存器、电子设备和存储介质。

2、本申请实施例提供一种芯片测试方法，方法包括：在扫描模式下，获取外部加载的测试向量；在测试向量的作用下，分别对多个原始时钟信号进行时长延迟和脉冲处理，获得多个时钟脉冲信号，时钟脉冲信号为具有预设延迟时长且以脉冲信号的形式表征的时钟信号，多个时钟脉冲信号之间没有交互路径且能够实现其承载的逻辑数据有序传输；在移位模式下，基于移位信号的作用将时钟脉冲信号输出至芯片外部，时钟脉冲信号用于对芯片的数据处理功能进行测试。

3、本申请实施例提供一种寄存器，该寄存器为对芯片进行测试的扫描链中的寄存器，寄存器包括：多个时钟域和多个芯片测试时钟电路，每个芯片测试时钟电路与一个时钟域连接；其中，寄存器的工作模式包括扫描模式和移位模式；在扫描模式下，寄存器获取外部加载的测试向量；在测试向量的作用下，芯片测试时钟电路分别对多个时钟域输出的原始时钟信号进行捕获，并对多个原始时钟信号进行时长延迟和脉冲处理，获得多个时钟脉冲信号，其中，时钟脉冲信号为具有预设延迟时长且以脉冲信号的形式表征的时钟信号，多个时钟脉冲信号之间没有交互路径且能够实现其承载的逻辑数据有序传输；在移位模式下，芯片测试时钟电路基于移位信号的作用将时钟脉冲信号输出至芯片外部，时钟脉冲信号用于对芯片的逻辑数据的处理功能进行测试。

4、本申请实施例提供一种电子设备，包括：一个或多个处理器；存储器，其上存储有一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现本申请实施例中的任意一种芯片测试方法。

5、本申请实施例提供了一种可读存储介质，该可读存储介质存储有计算机程序，计算机程序被处理器执行时实现本申请实施例中的任意一种芯片测试方法。

6、根据本申请实施例的芯片测试方法、寄存器、电子设备和存储介质，通过在扫描模式下，获取外部加载的测试向量，以使在一个测试向量中可以对多个原始时钟信号进行处理，加快对原始时钟信号的处理速度；在测试向量的作用下，分别对多个原始时钟信号进行时长延迟和脉冲处理，获得多个时钟脉冲信号，以使不同的时钟脉冲信号能够具有不同的预设延迟时长且以脉冲信号的形式表征的时钟信号，减少测试向量的数量，提升测试效率，并且，多个时钟脉冲信号之间没有交互路径且能够实现其承载的逻辑数据有序传输；在移位模式下，基于移位信号的作用将时钟脉冲信号输出至芯片外部，以便使用该时钟脉冲信号对芯片的数据处理功能进行测试，提升芯片内的逻辑数据的处理准确性。

7、关于本申请的以上实施例和其他方面以及其实现方式，在附图说明、具体实施方式和权利要求中提供更多说明。

技术特征：

1.一种芯片测试方法，其特征在于，所述方法包括：

2.根据权利要求1所述的芯片测试方法，其特征在于，所述测试向量包括捕获使能信号；

3.根据权利要求2所述的芯片测试方法，其特征在于，所述基于所述捕获使能信号的使能信息，将所述待处理时钟信号转换为所述时钟脉冲信号，包括：

4.根据权利要求2所述的芯片测试方法，其特征在于，所述在所述原始时钟信号中添加所述预设延迟时长，获得待处理时钟信号，包括：

5.根据权利要求4所述的芯片测试方法，其特征在于，不同时刻捕获到的所述原始时钟信号对应的所述预设延迟时长不同。

6.根据权利要求4所述的芯片测试方法，其特征在于，相邻两个所述待处理时钟信号之间的延迟时差大于预设时长阈值，所述预设时长阈值为保证相邻两个所述待处理时钟信号所承载的逻辑数据可进行有序传输的时长。

7.根据权利要求4所述的芯片测试方法，其特征在于，所述时钟脉冲信号包括多个不同阶段内获得的时钟脉冲信号；

8.根据权利要求4所述的芯片测试方法，其特征在于，所述芯片包括至少两个处理模块；

9.一种寄存器，其特征在于，所述寄存器为对芯片进行测试的扫描链中的寄存器，所述寄存器包括：多个时钟域和多个芯片测试时钟电路，每个所述芯片测试时钟电路与一个所述时钟域连接；

10.根据权利要求9所述的寄存器，其特征在于，所述芯片测试时钟电路包括：延迟控制模块、时钟门控模块和时钟复用模块；

11.根据权利要求10所述的寄存器，其特征在于，所述时钟门控模块，包括：依次连接的脉冲时刻确定子模块、脉冲数量确定子模块和生成子模块；

12.一种电子设备，其特征在于，包括：

13.一种可读存储介质，其特征在于，所述可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至8中任一项所述的芯片测试方法。

技术总结
本申请提出一种芯片测试方法、寄存器、电子设备和存储介质，涉及芯片测试技术领域。该方法包括：在扫描模式下，获取外部加载的测试向量；在测试向量的作用下，分别对多个原始时钟信号进行时长延迟和脉冲处理，获得多个时钟脉冲信号，时钟脉冲信号为具有预设延迟时长且以脉冲信号的形式表征的时钟信号，多个时钟脉冲信号之间没有交互路径且能够实现其承载的逻辑数据有序传输；在移位模式下，基于移位信号的作用将时钟脉冲信号输出至芯片外部，时钟脉冲信号用于对芯片的数据处理功能进行测试。减少测试向量的数量，提升测试效率，并且，多个时钟脉冲信号之间没有交互路径且能够实现其承载的逻辑数据有序传输。

技术研发人员：彭敏强,欧阳可青,周伦茂
受保护的技术使用者：深圳市中兴微电子技术有限公司
技术研发日：
技术公布日：2024/4/24