一种雷达一次视频显示系统的制作方法

1.本发明涉及视频显示技术领域，具体而言，本发明涉及一种雷达一次视频显示系统。


背景技术：

2.在雷达显控系统中，需要雷达一次显示视频，用于实现雷达视频ppi显、b显等典型的显示画面。目前主要采用软件或者时序逻辑实现。软件实现对计算机软硬件配置要求较高，时序逻辑实现雷达一次信息视频显示需要复杂的程序设计，不方便维护。


技术实现要素：

3.本发明所要解决的技术问题是提供了一种雷达一次视频显示系统，旨在解决上述至少一个技术问题。
4.本发明解决上述技术问题的技术方案如下：一种雷达一次视频显示系统，包括：余辉控制模块、总线扩展模块、视频输出模块、vdma模块、程序控制模块、存储器和数据接口模块；
5.所述vdma模块分别与所述总线扩展模块、所述余辉控制模块和所述程序控制模块连接，所述程序控制模块分别与所述存储器和所述数据接口模块连接，所述视频输出模块与所述总线扩展模块连接，所述总线扩展模块与所述余辉控制模块连接；
6.所述数据接口模块，用于接收雷达传输的雷达视频数据，并将所述雷达视频数据发送至所述程序控制模块；
7.所述程序控制模块，用于将接收到的雷达视频数据写入所述存储器,并产生中断；
8.所述总线扩展模块，用于将从所述存储器读取的雷达视频数据划分为两路相同的第一视频流数据和第二视频流数据，将所述第一视频流数据传输给所述视频输出模块，将所述第二视频流数据传输给所述余辉控制模块；
9.所述视频传输模块，用于将所述第一视频流数据转换成符合显示器显示需求的视频数据，并发送至所述显示器显示；
10.所述余辉控制模块，用于对所述第二视频流数据进行余辉处理，得到第三视频流数据，并将所述第三视频流数据发送给所述总线扩展模块；
11.所述总线扩展模块，还用于根据所述中断，将所述第三视频流数据存储至所述存储器；
12.所述程序控制模块，还用于在接收到所述第三视频流数据后，取消所述中断，以使所述程序控制模块继续接收雷达视频数据。
13.本发明的有益效果是：雷达一次视频显示的过程为：数据接口模块接收雷达传输的雷达视频数据，并将所述雷达视频数据发送至所述程序控制模块，程序控制模块将接收到的雷达视频数据写入所述存储器，总线扩展模块将从所述存储器读取的雷达视频数据划分为两路相同的第一视频流数据和第二视频流数据，将所述第一视频流数据传输给所述视
频输出模块，将所述第二视频流数据传输给所述余辉控制模块，视频传输模块将所述第一视频流数据转换成符合显示器显示需求的视频数据，并发送至所述显示器显示；所述余辉控制模块对所述第二视频流数据进行余辉处理，得到第三视频流数据，并将所述第三视频流数据发送给所述总线扩展模块；所述总线扩展模块将所述第三视频流数据存储至所述存储器，在进行一次视频显示的过程中，存储器存储一次雷达视频数据后，通过程序控制模块产生中断，此时，可将第三视频流数据存储至存储器中，再取消中断，通过中断的设置，可保证从存储器中读取视频数据和写入视频数据不同时进行，避免写操作的时序冲突,保证雷达一次信息视频显示系统正常工作，另外，本方案涉及的各个模块均属于通用的ip模块，方便实现，便于维护。
14.在上述技术方案的基础上，本发明还可以做如下改进。
15.进一步，上述系统还包括时序控制模块，所述时序控制模块与所述视频输出模块连接；
16.所述时序控制模块，用于生成符合所述显示器显示需求的时序信号，并根据所述时序信号控制所述视频输出模块发送至所述显示器的视频数据的时序，以使所述视频数据按照所述时序信号显示在所述显示器上。
17.采用上述进一步方案的有益效果是，通过时序控制模块，可保证显示的视频数据在时序上同步。
18.进一步，上述vdma模块包括vdma读通道和vdma写通道，所述总线扩展模块，具体用于将所述第一视频流数据通过所述vdma读通道传输给所述视频输出模块，将所述第二视频流数据通过所述vdma写通道传输给所述余辉控制模块。
19.采用上述进一步方案的有益效果是，分别通过vdma读通道和vdma写通道进行视频数据的读和写，可保证数据传输过程不受干扰。
20.进一步，上述程序控制模块，具体用于通过第一hp接口将所述第三视频流数据存储至所述存储器。
21.采用上述进一步方案的有益效果是，采用hp接口传输数据，可提高数据传输稳定性和传输速率。
22.进一步，上述程序控制模块通过gp接口分别与所述vdma模块和所述数据接口模块通信。
23.采用上述进一步方案的有益效果是，gp接口是通用的axi(advanced extensible interface)接口，gp接口对应的每一路通道的传输速率高达500mb/s，可提供高速传输控制信息的通道。
24.进一步，上述数据接口模块，具体用于通过axidma方式接收雷达传输的雷达视频数据，并通过第二hp接口将所述雷达视频数据发送至所述程序控制模块。
25.采用上述进一步方案的有益效果是，采用axidma方式可稳定接收数据，采用hp接口传输数据，可提高数据传输稳定性和传输速率。
26.进一步，上述存储器为ddr3存储器。
27.采用上述进一步方案的有益效果是，ddr3存储器提供了更高的运行效能与更低的电压。
28.进一步，上述存储器和所述程序控制模块设置在ps端。
29.采用上述进一步方案的有益效果是，将存储器和所述程序控制模块设置在ps端，可保证数据处理的稳定性，便于维护。
30.进一步，上述余辉控制模块，具体用于对所述第二视频流数据中的每帧视频流数据中非零的字节进行减1处理，得到第三视频流数据。
31.采用上述进一步方案的有益效果是，在进行余辉处理后，可使写到存储器中的视频流数据具有模拟余辉显示效果。
32.本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
33.为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍。
34.图1为本发明一个实施例提供的一种雷达一次视频显示系统的结构示意图。
具体实施方式
35.以下对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
36.下面以具体实施例对本发明的技术方案以及本发明的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本发明的实施例进行描述。
37.本发明实施例所提供的方案可以适用于任何需要一次显示雷达视频数据的应用场景中。本发明实施例提供了一种可能的实现方式，如图1所示，提供了一种雷达一次视频显示系统，包括：余辉控制模块、总线扩展模块、视频输出模块、vdma模块、程序控制模块、存储器和数据接口模块；
38.所述vdma模块分别与所述总线扩展模块、所述余辉控制模块和所述程序控制模块连接，所述程序控制模块分别与所述存储器和所述数据接口模块连接，所述视频输出模块与所述总线扩展模块连接，所述总线扩展模块与所述余辉控制模块连接；
39.所述数据接口模块，用于接收雷达传输的雷达视频数据，并将所述雷达视频数据发送至所述程序控制模块；
40.所述程序控制模块，用于将接收到的雷达视频数据写入所述存储器,并产生中断；
41.所述总线扩展模块，用于将从所述存储器读取的雷达视频数据划分为两路相同的第一视频流数据和第二视频流数据，将所述第一视频流数据传输给所述视频输出模块，将所述第二视频流数据传输给所述余辉控制模块；
42.所述视频传输模块，用于将所述第一视频流数据转换成符合显示器显示需求的视频数据，并发送至所述显示器显示；
43.所述余辉控制模块，用于对所述第二视频流数据进行余辉处理，得到第三视频流数据，并将所述第三视频流数据发送给所述总线扩展模块；
44.所述总线扩展模块，还用于根据所述中断，将所述第三视频流数据存储至所述存储器；
45.所述程序控制模块，还用于在接收到所述第三视频流数据后，取消所述中断，以使所述程序控制模块继续接收雷达视频数据。
46.通过本发明的系统，雷达一次视频显示的过程为：数据接口模块接收雷达传输的雷达视频数据，并将所述雷达视频数据发送至所述程序控制模块，程序控制模块将接收到的雷达视频数据写入所述存储器，总线扩展模块将从所述存储器读取的雷达视频数据划分为两路相同的第一视频流数据和第二视频流数据，将所述第一视频流数据传输给所述视频输出模块，将所述第二视频流数据传输给所述余辉控制模块，视频传输模块将所述第一视频流数据转换成符合显示器显示需求的视频数据，并发送至所述显示器显示；所述余辉控制模块对所述第二视频流数据进行余辉处理，得到第三视频流数据，并将所述第三视频流数据发送给所述总线扩展模块；所述总线扩展模块将所述第三视频流数据存储至所述存储器，在进行一次视频显示的过程中，存储器存储一次雷达视频数据后，通过程序控制模块产生中断，此时，可将第三视频流数据存储至存储器中，再取消中断，通过中断的设置，可保证从存储器中读取视频数据和写入视频数据不同时进行，避免写操作的时序冲突,保证雷达一次信息视频显示系统正常工作，另外，本方案涉及的各个模块均属于通用的ip模块，方便实现，便于维护。
47.下面结合以下具体的实施例，对本发明的方案进行进一步的说明，在该实施例中，一种雷达一次视频显示系统，包括：余辉控制模块、总线扩展模块、视频输出模块、vdma模块、程序控制模块、存储器和数据接口模块；
48.所述vdma模块分别与所述总线扩展模块、所述余辉控制模块和所述程序控制模块连接，所述程序控制模块分别与所述存储器和所述数据接口模块连接，所述视频输出模块与所述总线扩展模块连接，所述总线扩展模块与所述余辉控制模块连接；
49.所述数据接口模块，用于接收雷达传输的雷达视频数据，并将所述雷达视频数据发送至所述程序控制模块；
50.所述程序控制模块，用于将接收到的雷达视频数据写入所述存储器,并产生中断；
51.所述总线扩展模块，用于将从所述存储器读取的雷达视频数据划分为两路相同的第一视频流数据和第二视频流数据，将所述第一视频流数据传输给所述视频输出模块，将所述第二视频流数据传输给所述余辉控制模块；
52.所述视频传输模块，用于将所述第一视频流数据转换成符合显示器显示需求的视频数据，并发送至所述显示器显示；
53.所述余辉控制模块，用于对所述第二视频流数据进行余辉处理，得到第三视频流数据，并将所述第三视频流数据发送给所述总线扩展模块；
54.所述总线扩展模块，还用于根据所述中断，将所述第三视频流数据存储至所述存储器；
55.所述程序控制模块，还用于在接收到所述第三视频流数据后，取消所述中断，以使所述程序控制模块继续接收雷达视频数据。
56.可选的，上述系统还包括时序控制模块，所述时序控制模块与所述视频输出模块连接；
57.所述时序控制模块，用于生成符合所述显示器显示需求的时序信号，并根据所述时序信号控制所述视频输出模块发送至所述显示器的视频数据的时序，以使所述视频数据
按照所述时序信号显示在所述显示器上。
58.其中，余辉控制模块，视频输出模块，时序控制模块，总线扩展模块，不需要与程序控制模块通信，独立按时序工作。
59.可选的，数据接口模块可通过双口ram与程序控制模块连接。
60.可选的，上述vdma模块包括vdma读通道和vdma写通道，所述总线扩展模块，具体用于将所述第一视频流数据通过所述vdma读通道传输给所述视频输出模块，将所述第二视频流数据通过所述vdma写通道传输给所述余辉控制模块。
61.可选的，vdma模块可通过axis总线与所述总线扩展模块、余辉控制模块、视频输出模块连接，形成雷达一次信息视频流数据通道。
62.可选的，视频输出模块和时序控制模块可通过视频控制数据总线连接。
63.可选的，存储器为ddr3存储器。
64.可选的，存储器和所述程序控制模块设置在ps端，ps(processing system，处理系统)端，ps端即ps(processing system，处理系统)端。
65.则ddr3存储器和程序控制模块在ps端实现，ps端可配置有ddr3存储器接口、cache缓存、gp接口和hp接口，cache缓存在ps端内部实现，用于存储雷达视频数据。
66.ps端通过ddr3存储器接口向ddr3存储器中的视频缓冲区写入图形数据，包括cache更新数据(新存储至ddr3中的雷达视频数据)，实现背景图形画面显示；ps端通过hp接口与vdma模块数据接口通信，实现vdma对ddr3中视频缓冲区数据的读写操作；ps端通过gp接口与vdma模块的控制接口和数据接口模块通信，实现vdma模块和数据接口模块的参数设置，启动数据传输，并接收vdma模块和数据接口模块的中断信号、控制系统工作。
67.在本技术方案中，程序控制模块，还可用于设置vdma模块的参数，在vdma模块接收程序控制模块设置的参数，启动工作后，可自主按时序读写视频缓冲区数据，通过hp接口与程序控制模块交换数据，通过axis总线与总线扩展模块，余辉控制模块交换数据。同时在完成一帧视频数据写入后，产生中断，通知程序控制模块中运行的控制软件，控制软件在中断程序中完成cache数据更新到视频缓冲区的工作(即将新的雷达视频数据存储至视频缓冲区)，实现图形显示画面绘制。
68.可选的，上述程序控制模块，具体用于通过第一hp接口(图1中所示的hp0)将所述第三视频流数据存储至所述存储器。参见图1所示，第三视频流数据从vdma写通道，经程序控制模块hp0口写回到ddr3存储器显示缓冲区中。
69.可选的，上述数据接口模块，具体用于通过axidma方式接收雷达传输的雷达视频数据，并通过第二hp接口(图1中所述的hp2)将所述雷达视频数据发送至所述程序控制模块。经过程序控制模块处理后，形成图形显示画面数据，写入ddr3存储器显示缓冲区；通过vdma模块读通道读出，与所述总线扩展模块、余辉控制模块、视频输出模块和时序控制模块配合，实现雷达一次信息视频显示功能。
70.可选的，上述视频输出模块，具体用于将所述第一视频流数据转换成符合显示器显示需求的视频数据(可以是rgb视频数据)。
71.可选的，上述系统还可包括控制程序，控制程序存储在ddr3存储器，运行在程序控制模块。所述控制程序，用于配置vdma模块的工作参数，然后启动vdma传输。工作参数包括视频缓冲区数量，地址，行像素字节数，场计数，使能读写通道，写通道同步方式选择
master，读通道同步方式选择master。vdma控制模块按读通道同步时序从视频缓冲区读出视频数据，通过axis视频数据方式送到总线扩展模块，视频输出模块，生成显示器输入要求的显示数据。同时vdma模块按着写通道同步时序，将经过总线扩展模块转接，并经过余辉控制模块处理后的axis视频数据写回视频缓冲区，实现雷达一次视频显示数据的模拟余辉显示数据更新。
72.可选的，程序控制模块实现对于视频缓冲区的读写操作仲裁，即确定视频缓冲区目前是处于读操作还是写操作。对于程序控制模块写(通过程序控制模块向视频缓存区写入新的雷达视频数据)和vdma写(通过vdma模块向视频缓存区写入余辉处理后的视频数据)视频缓冲区，需要控制程序配合实现。控制程序写数据缓冲区是单字节操作，通过cache缓存实现，提高效率。vdma写视频缓冲区是突发连续地址写操作，有固定的同步时序。因此在vdma写完一帧视频缓冲区数据后，产生中断。控制程序响应中断时是vdma写视频缓冲区的同步间隙，此时vdma没有对视频缓冲区的写操作，可以进行cache的同步工作，将cache中的数据更新到视频缓冲区中。cache更新只要设置更新范围(比如，更新时间间隔)，然后启动更新，仅需要执行几条指令即可，在vdma写下一帧视频缓冲区数据前可以完成，并结束中断程序。以上操作保证对于程序控制模块写和vdma写视频缓冲区不会同时进行，避免写操作的时序冲突，保证雷达一次信息视频显示系统正常工作。
73.应该理解的是，附图中的流程图和框图，图示了按照本发明各种实施例的方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
74.以上描述仅为本发明的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本发明中所涉及的公开范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述公开构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本发明中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。