一种全聚焦高分辨率成像算法的制作方法

文档序号:32393535发布日期:2022-11-30 09:18阅读:116来源:国知局
一种全聚焦高分辨率成像算法的制作方法

1.本发明涉及超声成像技术领域,尤其涉及一种全聚焦高分辨率成像算法。


背景技术:

2.全聚焦(tfm:total focusing method)的成像算法是基于全矩阵数据采集(fmc:full matrix capture),即对于相控阵探头,任意两个阵元的发射和接收组合(包括同一个阵元发射和接收的情况)的数据都要采集,数据量非常大。在成像过程,每一个聚焦点都需要结合每一个发射接收组合的阵元位置,计算声传播路径距离,确定采样点的位置,获取数据并叠加。因为实时检测的需求,需要多个通道并行计算,减少发射接收次数,提高成像速率,目前一般使用fpga或gpu来实现多个通道的并行计算。全聚焦成像计算过程需要涉及多次的乘、加、平方、开方等;当使用楔块进行检测时,声波在不同介质中传播,会发生反射、折射以及波的类型变化(如纵波和横波的变化),还需要进行复杂的路径搜索定位,需要递归进行更多次的乘、加、平方、开方,以及多种正反三角函数的运算,计算量巨大,并且中间过程有大量数据需要缓存,需要海量的资源,很难实现大分辨率的成像。另外,按照理论的全聚焦成像算法,并行计算实现大分辨率的图像时,需要的传输带宽,计算和缓存资源很大。比如64通道,100mhz采样率,数据位宽12-bit时,传输fmc到cpu需要64*100*1000000*12=76.8gbps的有效传输带宽。对于缓存资源,需求包括fmc数据缓存和图像缓存。以每组回波数据个数8192,位宽16-bit算,64通道的fmc数据需要64*64*8192*2=64mbyte;而图像缓存则是横向和纵向分辨率的乘积。用于实现算法的器件(如fpga)很难有这么大ram空间。


技术实现要素:

3.本发明的目的在于提供一种全聚焦高分辨率成像算法,具体在于提供一种使用较少资源即可实现全聚焦高分辨率成像的计算方法。
4.为达到上述目的,本发明采用如下技术方案:一种全聚焦高分辨率成像算法,包括如下步骤:s01、配置参数;在pc端根据超声探测参数计算fpga进行全聚焦成像所需的相关参数,所述超声探测参数至少包括:超声探头、楔块型号、成像空间大小、成像模式、成像分辨率;并根据fpga的缓存大小对成像空间进行分组并按照成像空间的分组对相关参数进行分组,再由pc端将分组后的相关参数按顺序发送至fpga并存储到fpga外挂的ddr存储器中。
5.s02、启动成像;在pc端控制fpga启动实时成像,fpga控制相控阵探头进行全矩阵数据采集,并将相控阵探头采集到的数据保存到外挂的ddr存储器中。
6.s03、成像计算;fpga从外挂的ddr存储器中逐组读取各个分组的相关参数,并从外挂的ddr存储器中读取相控阵探头采集的数据对各个分组的成像空间进行成像计算,并将各个分组的成像空间计算得到的成像数据存于ddr中,直至完成所有分组的成像空间的计算。
7.s04、成像处理和显示;fpga完成所有分组的成像空间的计算后,将存于ddr中所有
成像数据发送至pc端,pc端对各组成像数据进行处理并显示出来,以此完成一帧图像的成像。
8.具体的,步骤s01中,在pc端对成像空间进行分组时采用两种分组方式的一种或两种的组合,两种分组方式包括:

将一个高分辨率的图像分为多个图像;

按照成像模式的不同分为多个不同模式的图像。
9.具体的,步骤s02中,fpga控制相控阵探头进行全矩阵数据采集时,每次控制一个阵元发射,然后采集各个阵元接收的数据并存储到外挂的ddr存储器中,以此分别控制多个阵元进行发射并多次采集后得到完整的全矩阵数据采集;步骤s03中,fpga在逐组进行成像计算时,每个分组的成像计算均按照多次采集的数据进行逐次计算并进行累加得到该组的成像数据。
10.具体的,步骤s01中fpga进行全聚焦成像所需的相关参数至少包括:控制前端相控阵探头的相关参数、信号处理的相关参数和进行全聚焦成像计算的路径参数。
11.本发明的有益效果在于:利用全聚焦成像的算法特点,将高分辨率的成像需求分成多个计算和缓存资源允许的小分辨率分组进行计算,且每次只缓存一个阵元发射所接收到的数据进行成像计算,通过多次计算累加的方式得到各个分组的成像数据,从而可以大大降低进行全聚焦高分辨率成像所需的计算和缓存资源,可使用较低功耗和成本的fpga实现全聚焦实时成像,且减少了对pc端cpu处理能力的需求,降低了整机cpu成本和功耗;同时还可以实现多种不同成像模式的同屏显示。
附图说明
12.附图1为实施例中全聚焦高分辨率成像算法应用的系统连接原理图;附图2为实施例中全聚焦高分辨率成像算法的执行流程图。
具体实施方式
13.实施例1,参照图1-2,一种全聚焦高分辨率成像算法,包括如下步骤:s01、配置参数;在pc端根据超声探测参数计算fpga进行全聚焦成像所需的相关参数,所述超声探测参数至少包括:超声探头、楔块型号、成像空间大小、成像模式、成像分辨率;并根据fpga的缓存大小对成像空间进行分组并按照成像空间的分组对相关参数进行分组,再由pc端将分组后的相关参数按顺序发送至fpga并存储到fpga外挂的ddr存储器中。其中,fpga进行全聚焦成像所需的相关参数至少包括:控制前端相控阵探头的相关参数、信号处理的相关参数和进行全聚焦成像计算的路径参数。另外,在pc端对成像空间进行分组时采用两种分组方式的一种或两种的组合,两种分组方式包括:

将一个高分辨率的图像分为多个图像;

按照成像模式的不同分为多个不同模式的图像。例如,要实现80mm*80mm大小,1024*1024分辨率的全聚焦成像,但fpga的内部ram仅够实现128*1024分辨率的全聚焦成像,则单纯采用上述第

种分组方式,将高分辨率的成像空间分为8个128*1024分辨率的分组;或者,假如要实现80mm*80mm大小,512*512分辨率的全聚焦成像,且要求同时显示两种成像模式下的图像,而fpga的内部ram仅够实现512*512分辨率的全聚焦成像,则单纯采用上述第

种分组方式,将两种不同的成像模式分为2个512*512分辨率的分组;或者,要实现80mm*80mm大小,1024*1024分辨率的全聚焦成像,且要求同时显示两种成像模式下的图
像,而fpga的内部ram仅够实现256*1024分辨率的全聚焦成像,则同时采用第

和第

种分组方式,分为两种模式下,每种模式均包括4个256*1024分辨率的分组。
14.s02、启动成像;在pc端控制fpga启动实时成像,fpga控制相控阵探头进行全矩阵数据采集,并将相控阵探头采集到的数据保存到外挂的ddr存储器中。
15.s03、成像计算;fpga从外挂的ddr存储器中逐组读取各个分组的相关参数,并从外挂的ddr存储器中读取相控阵探头采集的数据对各个分组的成像空间进行成像计算,并将各个分组的成像空间计算得到的成像数据存于ddr中,直至完成所有分组的成像空间的计算。
16.s04、成像处理和显示;fpga完成所有分组的成像空间的计算后,将存于ddr中所有成像数据发送至pc端,pc端对各组成像数据进行处理并显示出来,以此完成一帧图像的成像。
17.本实施例中,使用pc端连接fpga进行全聚焦成像,其中,pc端至少包括控制面板和pc端主机,控制面板作为全聚焦成像仪器的前面板,包括显示屏、触摸屏、按键以及各种外设接口等,pc端主机可以内置于控制面板内,以便于携带和移动;pc端主机中,作为核心处理器的cpu,用于进行步骤s01中根据实际使用的超声探头、楔块型号、成像空间大小、成像模式、成像分辨率等超声探测参数计算fpga进行全聚焦成像所需的相关参数,并根据fpga的缓存大小对成像空间进行分组并按照成像空间的分组对相关参数进行分组,同时,cpu与fpga进行实时连接通讯,cpu将计算并分组的相关参数传送至fpga,并在步骤s04中从fpga接收成像数据进行处理并在控制面板上显示出来。fpga则用于产生前端电路的控制时序,以控制相控阵探头的发射和接收,对接收的回波数据进行采集并进行信号处理得到相控阵探头发射接收的数据,并对发射接收的数据进行全聚焦成像的计算;同时,fpga上外挂连接有ddr存储器,用于辅助fpga进行部分数据的临时存储并可由fpga进行快速读取。
18.在进一步的实施例中,步骤s02中,fpga控制相控阵探头进行全矩阵数据采集时,每次控制一个阵元发射,然后采集各个阵元接收的数据并存储到外挂的ddr存储器中,以此分别控制多个阵元进行发射并多次采集后得到完整的全矩阵数据采集;步骤s03中,fpga在逐组进行成像计算时,每个分组的成像计算均按照多次采集的数据进行逐次计算并进行累加得到该组的成像数据。由于相控阵探头在进行全矩阵数据采集时,也需要逐个阵元发射进行多次数据采集,以此得到所有阵元发射后接收到的全矩阵数据,因此将每个阵元发射后接收的数据逐次存储于fpga外挂的ddr存储器中,fpga每次只缓存一个阵元发射后接收到的数据并进行成像计算,使得fpga无需缓存完整的全矩阵数据,大大减少fpga所需的缓存空间。另外,为了实现完整的成像,fpga在每次只缓存一个阵元发射后接收到的数据并进行成像计算后,根据是否为该分组第一次发射接收的数据,若为第一次发射接收的数据,则将成像计算的结果覆盖原来缓存的成像数据,若不是第一次发射接收的数据,则将成像计算的结果与原来缓存的成像数据进行逐点累加,并在完成一个分组的成像计算后,将成像数据存于外挂的ddr存储器中,同时在完成所有分组的成像计算后,将所有分组的成像数据传送至pc端,由pc端的cpu进行处理并在控制面板上显示出来。
19.采用本实施例的全聚焦成像算法具有更好的适配性,仅需通过调整分组的大小和并行的数量,就能够灵活适配不同计算资源的fpga。当需要对仪器进行硬件升级以提升性能,软件算法可以通用,减少了大量的开发,调试和适配工作。保持图像算法的一致性,也方
便了对仪器的稳定性调试和后期维护。
20.当然,以上仅为本发明较佳实施方式,并非以此限定本发明的使用范围,故,凡是在本发明原理上做等效改变均应包含在本发明的保护范围内。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1