扫描触发器的制作方法

本发明涉及触发器，具体涉及一种扫描触发器。

背景技术：

1、测试是保证芯片质量最重要的重要手段，是芯片设计与制造中的不可或缺的一环。在测试阶段来测试芯片是否存在功能漏洞、设计缺陷和制造故障(固定故障、桥接故障和延迟故障等)，从而保证芯片的性能与良率。

2、为了提高芯片的测试效率，常使用扫描链对芯片进行设置。扫描链具有低面积开销和很好的可测性与可控性等优点。扫描链由多个串行连接的扫描触发器组成，通过改变扫描控制信号的逻辑值，来控制扫描链中各个扫描触发器的工作模式。扫描触发器的工作模式包括正常模式及测量模式。

3、然而，现有扫描触发器在正常模式下的建立时间较长，影响扫描触发器在正常模式下的数据传输效率。

技术实现思路

1、本发明解决的问题是：现有扫描触发器在正常模式下的建立时间较长。

2、为解决上述问题，本发明提供一种扫描触发器，包括：具有第一锁存结构的第一触发器和具有第二锁存结构的第二触发器，第一触发器的输出端连接第二触发器的数据输入端，第一触发器的时钟信号输入端和第二触发器的时钟信号输入端均适于输入第一时钟信号。

3、扫描触发器还包括：正常数据输入电路、反馈电路和扫描数据输入电路。

4、正常数据输入电路的输出端连接第一锁存结构的输入端。反馈电路的第一端和扫描数据输入电路的输出端均连接至第一触发器的数据输入端，反馈电路的第二端连接第二锁存结构的输入端。正常数据输入电路包括：第一反相器和第一传输门，第一反相器的输出端连接第一传输门的输入端，第一传输门的输出端连接正常数据输入电路的输出端。反馈电路包括：第二反相器、第二传输门和第三传输门，第二反相器的输入端连接反馈电路的第二端，第二反相器的输出端连接第二传输门的输入端，第二传输门的输出端连接第三传输门的输入端，第三传输门的输出端连接反馈电路的第一端。扫描数据输入电路包括：第三反相器和第四传输门，第三反相器的输出端连接第四传输门的输入端，第四传输门的输出端连接扫描数据输入电路的输出端。

5、与现有技术相比，本发明的技术方案具有以下优点：

6、应用本发明的方案，扫描触发器建立时间减少了两个传输门的延时，且输出延时基本保持不变。

技术特征：

1.一种扫描触发器，包括：具有第一锁存结构的第一触发器和具有第二锁存结构的第二触发器，所述第一触发器的输出端连接所述第二触发器的数据输入端，所述第一触发器的时钟信号输入端和第二触发器的时钟信号输入端均适于输入第一时钟信号，其特征在于，所述扫描触发器还包括：正常数据输入电路、反馈电路和扫描数据输入电路；

2.如权利要求1所述的扫描触发器，其特征在于，所述扫描触发器还包括：选择电路；

3.如权利要求2所述的扫描触发器，其特征在于，所述选择电路，适于在第一时钟信号的反相信号、第二传输门的控制信号和第三传输门的控制信号均为高电平时，产生低电平的第一传输门的控制信号；

4.如权利要求2所述的扫描触发器，其特征在于，所述选择电路包括：第四反相器和第一与非门；

5.如权利要求2所述的扫描触发器，其特征在于，

6.如权利要求1所述的扫描触发器，其特征在于，所述第一触发器包括：第五传输门和所述第一锁存结构，所述第一锁存结构包括：第六传输门、第五反相器和第六反相器；

7.如权利要求1所述的扫描触发器，其特征在于，所述第二触发器包括：第七传输门和所述第二锁存结构，所述第二锁存结构包括：第八传输门、第七反相器和第八反相器；

技术总结
扫描触发器包括：第一触发器和第二触发器、正常数据输入电路、反馈电路和扫描数据输入电路。正常数据输入电路的输出端连接第一锁存结构的输入端。反馈电路的第一端和扫描数据输入电路的输出端均连接至第一触发器的数据输入端，反馈电路的第二端连接第二锁存结构的输入端。第一反相器的输出端连接第一传输门的输入端，第一传输门的输出端连接正常数据输入电路的输出端。第二反相器的输入端连接反馈电路的第二端，第二反相器的输出端连接第二传输门的输入端，第二传输门的输出端连接第三传输门的输入端，第三传输门的输出端连接反馈电路的第一端。第三反相器的输出端连接第四传输门的输入端，第四传输门的输出端连接扫描数据输入电路的输出端。

技术研发人员：廖春和,蔡燕飞,王俊,谢国林,陈俊枫
受保护的技术使用者：中芯国际集成电路制造(上海)有限公司
技术研发日：
技术公布日：2024/5/20