一种电感电流采样电路的制作方法

1.本发明涉及开关电源技术领域，尤其涉及一种电感电流采样电路。


背景技术：

2.电感电流采样是开关电源电路的重要模块之一，现有技术通常采用电阻采样、dcr采样、mosfet采样等。
3.如图1所示，为电阻采样的电路原理图，其中电阻采样的基本原理是利用运放“虚断”、“虚短”特性使流经开关管的电流为采样电压在电阻r1上产生的电流，再将该电流进行放大处理后输出。这种电阻采样的方式，由于多采用运放结构组成，为了保证采样速度，需要较宽带宽的运放，从而导致采样电路的尺寸较大且功耗较高，无法获得精确的电流采样。
4.如图2所示，为dcr采样的电路原理图，dcr采样电路包括一个采样电阻rs和采样电容cs，rs与cs串联后与电感l并联（用rl代表电感直流电阻），其基本原理是：当rs、cs和l支路时间常数完全匹配时（cs*rs=l/rl），cs两端的电压信号vsense等于il乘以rl。这种dcr采样电路，由于采样电路时间常数存在不匹配的问题，需要补偿调节，往往难以兼顾稳定性和动态反应速度，也会导致采样精度低的问题。
5.如图3所示，为mosfet采样电路原理图，是通过在mos管源极的采样电阻进行电流检测，这种模式通常用于谷值模式控制的电源，由于采样电阻的存在导致mos管与功率管三端工况不一致的情况，因而导致采样精度差。
6.因此，如何提高采样电路的采样精度成为本领域技术人员亟待解决的技术问题。


技术实现要素：

7.本发明提供了一种电感电流采样电路，解决相关技术中存在的采样精度低的问题。
8.作为本发明的一个方面，提供一种电感电流采样电路，其中，包括：采样模块，能够按照预设比例采集多种控制信号下的电流初始采样信号，其中包括高侧控制信号下的正向电流初始采样信号、低侧控制信号下的正向电流初始采样信号、高侧控制信号下的反向电流初始采样信号以及低侧控制信号下的反向电流初始采样信号；运算模块，分别对不同控制信号下的电流初始采样信号进行运算处理，获得对应的电流采样数据。
9.进一步地，所述采样模块包括高侧采样单元和低侧采样单元，所述高侧采样单元与所述低侧采样单元连接，所述高侧采样单元用于在高侧控制信号下按照预设比例采集电流并获得高侧控制信号下的正向电流初始采样信号和高侧控制信号下的反向电流初始采样信号；所述低侧采样单元用于在低侧控制信号下按照预设比例采集电流并获得低侧控制信号下的正向电流初始采样信号和低侧控制信号下的反向电流初始采样信号。
10.进一步地，所述高侧采样单元包括：第一功率管、第一采样管和第二采样管，
所述第一功率管的驱动端用于连接高侧控制信号，所述第一功率管的第一端和第二端均连接所述运算模块，所述第一采样管的驱动端连接高侧控制信号，所述第一采样管的第一端和第二端均连接所述运算模块，且所述第一采样管的第二端与所述第一功率管的第二端连接，所述第二采样管的驱动端与所述第一采样管的驱动端连接，所述第二采样管的第一端和第二端均连接所述运算模块，且所述第二采样管的第一端与所述第一功率管的第一端连接。
11.进一步地，所述低侧采样单元包括：第二功率管、第三采样管和第四采样管，所述第二功率管的驱动端用于连接低侧控制信号，所述第二功率管的第一端连接所述运算模块，所述第二功率管的第二端连接信号地，且所述第二功率管的第一端与所述第一功率管的第二端连接，所述第三采样管的驱动端与所述第二功率管的驱动端连接，所述第三采样管的第一端和第二端均连接所述运算模块，且所述第三采样管的第一端与所述第二功率管的第一端连接，所述第四采样管的驱动端与所述第三采样管的驱动端连接，所述第四采样管的第一端连接所述运算模块，所述第四采样管的第二端连接所述信号地。
12.进一步地，所述运算模块包括高侧采样电流运算单元和低侧采样电流运算单元，所述高侧采样电流运算单元用于分别对所述高侧控制信号下的正向电流初始采样信号和高侧控制信号下的反向电流初始采样信号进行运算处理，获得对应的电流采样数据，所述低侧采样电流运算单元用于分别对所述低侧控制信号下的正向电流初始采样信号和低侧控制信号下的反向电流初始采样信号进行运算处理，获得对应的电流采样数据。
13.进一步地，所述高侧采样电流运算单元包括：第一运算放大器、第二运算放大器、第一运算mos管、第二运算mos管、第三运算mos管、第四运算mos管、第五运算mos管、第六运算mos管、第一开关、第二开关、第三开关和第四开关，所述第一运算放大器的正相输入端连接所述第一采样管的第一端，所述第一运算放大器的反相输入端连接所述第一功率管的第一端，所述第一开关的两端分别连接所述第一运算放大器的正相输入端和反相输入端，所述第一运算mos管的驱动端连接所述第一运算放大器的输出端，所述第一运算mos管的第一端连接所述第一采样管的第一端，所述第一运算mos管的第二端连接信号地，所述第二开关的两端分别连接所述第一运算mos管的驱动端和所述信号地，所述第二运算mos管的驱动端连接所述第一运算mos管的驱动端，所述第二运算mos管的第一端为运算模块输出端，所述第二运算mos管的第二端连接信号地，所述第二运算放大器的正相输入端连接所述第二采样管的第二端，所述第二运算放大器的反相输入端连接所述第一功率管的第二端，所述第三开关的两端分别连接所述第二运算放大器的正相输入端和反相输入端，所述第三运算mos管的驱动端连接所述第二运算放大器的输出端，所述第三运算mos管的第一端连接所述第二采样管的第二端，所述第三运算mos管的第二端连接信号地，
所述第四开关的两端分别连接所述第三运算mos管的驱动端和信号地，所述第四运算mos管的驱动端连接所述第三运算mos管的驱动端，所述第四运算mos管的第二端连接信号地，所述第五运算mos管的驱动端和第二端均连接所述第四运算mos管的第一端，所述第六运算mos管的驱动端连接所述第五运算mos管的驱动端，所述第六运算mos管的第一端连接所述第五运算mos管的第一端，所述第六运算mos管的第二端为所述运算模块输出端，所述第六运算mos管的第一端和所述第五运算mos管的第一端均连接电源电压。
14.进一步地，所述第一运算mos管、第二运算mos管、第三运算mos管和第四运算mos管均包括n型mosfet管，所述第五运算mos管和第六运算mos管均包括p型mosfet管，所述n型mosfet管的驱动端为栅极，所述n型mosfet管的第一端为漏极，所述n型mosfet管的第二端为源极，所述p型mosfet管的驱动端为栅极，所述p型mosfet管的第一端为源极，所述p型mosfet管的第二端为漏极。
15.进一步地，所述低侧采样电流运算单元包括：第三运算放大器、第四运算放大器、第七运算mos管、第八运算mos管、第九运算mos管、第十运算mos管、第十一运算mos管、第十二运算mos管、第五开关、第六开关、第七开关和第八开关，所述第三运算放大器的正相输入端连接所述第四采样管的第一端，所述第三运算放大器的反相输入端连接所述第二功率管的第一端，所述第五开关的两端分别连接所述第三运算放大器的正相输入端和反相输入端，所述第七运算mos管的驱动端连接所述第三运算放大器的输出端，所述第七运算mos管的第二端连接所述第四采样管的第一端，所述第六开关的两端分别连接所述第三运算放大器的输出端和所述第七运算mos管的第一端，所述第八运算mos管的驱动端连接所述第七运算mos管的驱动端，所述第八运算mos管的第一端连接所述第七运算mos管的第一端，所述第八运算mos管的第一端和所述第七运算mos管的第一端均连接电源电压，所述第四运算放大器的正相输入端连接所述第三采样管的第二端，所述第四运算放大器的反相输入端连接所述第二功率管的第二端，所述第七开关的两端分别连接所述第四运算放大器的正相输入端和反相输入端，所述第九运算mos管的驱动端连接所述第四运算放大器的输出端，所述第九运算mos管的第二端连接所述第三采样管的第二端，所述第八开关的两端分别连接所述第四运算放大器的输出端和所述第九运算mos管的第一端，所述第十运算mos管的驱动端连接所述第九运算mos管的驱动端，所述第十运算mos管的第一端连接所述第九运算mos管的第一端，所述第十运算mos管的第二端为运算模块输出端，所述第十运算mos管的第一端和所述第九运算mos管的第一端均连接所述电源电压，所述第十一运算mos管的驱动端连接所述第十一运算mos管的第一端，所述第十一运算mos管的第一端连接所述第八运算mos管的第二端，所述第十一运算mos管的第二端连接信号地，所述第十二运算mos管的驱动端连接所述第十一运算mos管的第一端，所述第十二
运算mos管的第一端连接所述第十运算mos管的第二端，所述第十二运算mos管的第二端连接信号地。
16.进一步地，所述第七运算mos管、第八运算mos管、第九运算mos管和第十运算mos管均包括p型mosfet管，所述第十一运算mos管和所述第十二运算mos管均包括n型mosfet管，所述n型mosfet管的驱动端为栅极，所述n型mosfet管的第一端为漏极，所述n型mosfet管的第二端为源极，所述p型mosfet管的驱动端为栅极，所述p型mosfet管的第一端为源极，所述p型mosfet管的第二端为漏极。
17.进一步地，所述第一功率管、第二功率管、第一采样管、第二采用管、第三采样管和第四采样管均包括n型mosfet管，所述n型mosfet管的驱动端为栅极，所述n型mosfet管的第一端为漏极，所述n型mosfet管的第二端为源极。
18.本发明提供的电感电流采样电路，通过采样模块采集多种控制信号下的电流初始采样信号，不仅包括高低侧控制信号下的电流初始采样信号，而且还能够采集正向和反向电流，且能够通过负反馈结构使得各采样管在实现采样功能时，工况与主功率管始终保持一致，进而实现采集的电流初始采样信号与预设采样电流成比例，从而能够有效保证采样的精度，因此，本发明提供的电感电流采样电路在兼容高低侧功率管双向电流采样的同时还具有电流采样精度高的优势。
附图说明
19.附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
20.图1为现有技术中的电阻采样电路原理图。
21.图2为现有技术中的dcr采样电路原理图。
22.图3为现有技术中的mosfet采样电路原理图。
23.图4为本发明提供的电感电流采样电路原理图。
24.图5为本发明提供的应用电感电流采样电路进行电流采样的测试特征示意图。
25.图6a为本发明提供的电感电流采样电路的一种集成器件布局图。
26.图6b为本发明提供的电感电流采样电路的另一种集成器件布局图。
具体实施方式
27.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
28.为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
29.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的
过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
30.在本实施例中提供了一种电感电流采样电路，图4是根据本发明实施例提供的电感电流采样电路的电路结构原理图，如图4所示，包括：采样模块100，能够按照预设比例采集多种控制信号下的电流初始采样信号，其中包括高侧控制信号下的正向电流初始采样信号、低侧控制信号下的正向电流初始采样信号、高侧控制信号下的反向电流初始采样信号以及低侧控制信号下的反向电流初始采样信号；运算模块200，分别对不同控制信号下的电流初始采样信号进行运算处理，获得对应的电流采样数据。
31.需要说明的是，本发明实施例中所述高侧控制信号具体可以理解为高侧功率管的栅极驱动端的控制信号，且当该控制信号为高电平时才会进行后续的采样；所述低侧控制信号具体可以理解为低侧功率管的栅极驱动端的控制信号，且当该控制信号为高电平时才会进行后续的采样。
32.应当理解的是，本发明实施例中的电感电流采样电路是在兼容高低侧功率管的控制信号的情况下还能够实现正反向电流采样。
33.在本发明实施例中，通过采样模块采集多种控制信号下的电流初始采样信号，不仅包括高低侧控制信号下的电流初始采样信号，而且还能够采集正向和反向电流，且能够通过负反馈结构使得各采样管在实现采样功能时，工况与主功率管始终保持一致，进而实现采集的电流初始采样信号与预设采样电流成比例，从而能够有效保证采样的精度，因此，本发明提供的电感电流采样电路在兼容高低侧功率管双向电流采样的同时还具有电流采样精度高的优势。
34.具体地，如图4所示，所述采样模块100包括高侧采样单元110和低侧采样单元120，所述高侧采样单元110与所述低侧采样单元120连接，所述高侧采样单元110用于在高侧控制信号下按照预设比例采集电流并获得高侧控制信号下的正向电流初始采样信号和高侧控制信号下的反向电流初始采样信号；所述低侧采样单元120用于在低侧控制信号下按照预设比例采集电流并获得低侧控制信号下的正向电流初始采样信号和低侧控制信号下的反向电流初始采样信号。
35.应当理解的是，所述高侧采样单元110能够按照预设比例采集正反向电流，低侧采样单元120也是能够按照预设比例采集正反向电流。
36.在本发明实施例中，如图4所示，所述高侧采样单元110包括：第一功率管m1、第一采样管m3和第二采样管m4，所述第一功率管m1的驱动端用于连接高侧控制信号gh，所述第一功率管m1的第一端和第二端均连接所述运算模块200，所述第一采样管m3的驱动端连接高侧控制信号gh，所述第一采样管m3的第一端和第二端均连接所述运算模块200，且所述第一采样管m3的第二端与所述第一功率管m1的第二端连接，所述第二采样管m4的驱动端与所述第一采样管m3的驱动端连接，所述第二采样管m4的第一端和第二端均连接所述运算模块200，且所述第二采样管m4的第一端与所述第一
功率管m1的第一端连接。
37.需要说明的是，由于第一采样管m3和第二采样管m4均与所述第一功率管m1保持1：n的宽长比关系，并结合所述运算模块200中运算放大器的虚短、虚断特性，能够实现所述第一采样管m3和第二采样管m4的三端电压与所述第一功率管m1的三端电压保持一致，保证采样电流与电感电流比例与采样管宽长比和功率管宽长比比例相同，均为1：n，从而有助于提升高侧控制信号下的电流采样精度。
38.在本发明实施例中，所述低侧采样单元120包括：第二功率管m2、第三采样管m5和第四采样管m6，所述第二功率管m2的驱动端用于连接低侧控制信号gl，所述第二功率管m2的第一端连接所述运算模块200，所述第二功率管m2的第二端连接信号地pgnd，且所述第二功率管m2的第一端与所述第一功率管m1的第二端连接，所述第三采样管m5的驱动端与所述第二功率管m2的驱动端连接，所述第三采样管m5的第一端和第二端均连接所述运算模块200，且所述第三采样管m5的第一端与所述第二功率管m2的第一端连接，所述第四采样管m6的驱动端与所述第三采样管m5的驱动端连接，所述第四采样管m6的第一端连接所述运算模块200，所述第四采样管m6的第二端连接所述信号地pgnd。
39.需要说明的是，在低侧控制信号gl的控制下，由于第三采样管m5和第四采样管m6均与所述第二功率管m2保持1：n的宽敞比关系，并结合所述运算模块200中运算放大器的虚短、虚断特性，能够实现所述第三采样管m5和第四采样管m6的三端电压与所述第二功率管m2的三端电压保持一致，保证采样电流与电感电流比例与采样管宽长比和功率管宽长比比例相同，均为1：n，从而有助于提升高侧控制信号下的电流采样精度。
40.在本发明实施例中，所述第一功率管m1、第二功率管m2、第一采样管m3、第二采样管m4、第三采样管m5和第四采样管m6均包括n型mosfet管，所述n型mosfet管的驱动端为栅极，所述n型mosfet管的第一端为漏极，所述n型mosfet管的第二端为源极。
41.此处还需要说明的是，在所述高侧采样单元110和低侧采样单元120中，由于第一采样管m3和第二采样管m4的三端电压与所述第一功率管m1的三端电压保持一致，第三采样管m5和第四采样管m6的三端电压与所述第二功率管m2的三端电压保持一致，即在采样管的源极均没有串联采样电阻，从而也能够减少损耗，提高采样精度。
42.具体地，所述运算模块200包括高侧采样电流运算单元210和低侧采样电流运算单元220，所述高侧采样电流运算单元210用于分别对所述高侧控制信号下的正向电流初始采样信号和高侧控制信号下的反向电流初始采样信号进行运算处理，获得对应的电流采样数据，所述低侧采样电流运算单元用于220分别对所述低侧控制信号下的正向电流初始采样信号和低侧控制信号下的反向电流初始采样信号进行运算处理，获得对应的电流采样数据。
43.具体地，所述高侧采样电流运算单元210包括：第一运算放大器a1、第二运算放大器a2、第一运算mos管nm1、第二运算mos管nm2、第三运算mos管nm3、第四运算mos管nm4、第五运算mos管pm1、第六运算mos管pm2、第一开关s1、第二开关s2、第三开关s3和第四开关s4，
所述第一运算放大器a1的正相输入端sh1连接所述第一采样管m3的第一端，所述第一运算放大器a1的反相输入端v1连接所述第一功率管m1的第一端，所述第一开关s1的两端分别连接所述第一运算放大器a1的正相输入端sh1和反相输入端v1，所述第一运算mos管nm1的驱动端连接所述第一运算放大器a1的输出端，所述第一运算mos管nm1的第一端连接所述第一采样管m3的第一端，所述第一运算mos管nm1的第二端连接信号地pgnd，所述第二开关s2的两端分别连接所述第一运算mos管nm1的驱动端和所述信号地pgnd，所述第二运算mos管nm2的驱动端连接所述第一运算mos管nm1的驱动端，所述第二运算mos管nm2的第一端为运算模块输出端imon，所述第二运算mos管nm2的第二端连接信号地pgnd，所述第二运算放大器a2的正相输入端sh2连接所述第二采样管m4的第二端，所述第二运算放大器a2的反相输入端sw连接所述第一功率管m1的第二端，所述第三开关s3的两端分别连接所述第二运算放大器a2的正相输入端sh2和反相输入端sw，所述第三运算mos管nm3的驱动端连接所述第二运算放大器a2的输出端，所述第三运算mos管nm3的第一端连接所述第二采样管m4的第二端，所述第三运算mos管nm3的第二端连接信号地pgnd，所述第四开关s4的两端分别连接所述第三运算mos管nm3的驱动端和信号地pgnd，所述第四运算mos管nm4的驱动端连接所述第三运算mos管nm3的驱动端，所述第四运算mos管nm4的第二端连接信号地pgnd，所述第五运算mos管pm1的驱动端和第二端均连接所述第四运算mos管nm4的第一端，所述第六运算mos管pm2的驱动端连接所述第五运算mos管pm1的驱动端，所述第六运算mos管pm2的第一端连接所述第五运算mos管pm1的第一端，所述第六运算mos管pm2的第二端为所述运算模块输出端imon。
44.在本发明实施例中，所述第一运算mos管nm1、第二运算mos管nm2、第三运算mos管nm3和第四运算mos管nm4均包括n型mosfet管，所述第五运算mos管pm1和第六运算mos管pm2均包括p型mosfet管，所述n型mosfet管的驱动端为栅极，所述n型mosfet管的第一端为漏极，所述n型mosfet管的第二端为源极，所述p型mosfet管的驱动端为栅极，所述p型mosfet管的第一端为源极，所述p型mosfet管的第二端为漏极。
45.具体地，所述低侧采样电流运算单元220包括：第三运算放大器a3、第四运算放大器a4、第七运算mos管pm3、第八运算mos管pm4、第九运算mos管pm5、第十运算mos管pm6、第十一运算mos管nm5、第十二运算mos管nm6、第五开关s5、第六开关s6、第七开关s7和第八开关s8，所述第三运算放大器a3的正相输入端sl1连接所述第四采样管m6的第一端，所述第三运算放大器a3的反相输入端sw连接所述第二功率管m2的第一端，所述第五开关s5的两端分别连接所述第三运算放大器a3的正相输入端sl1和反相输入端sw，所述第七运算mos管pm3的驱动端连接所述第三运算放大器a3的输出端，所述第七运算mos管pm3的第二端连接所述第四采样管m6的第一端，所述第六开关s6的两端分别连接所述第三运算放大器a3的输出端和所述第七运算mos管pm3的第一端，
所述第八运算mos管pm4的驱动端连接所述第七运算mos管pm3的驱动端，所述第八运算mos管pm4的第一端连接所述第七运算mos管pm3的第一端，所述第四运算放大器a4的正相输入端sl2连接所述第三采样管m5的第二端，所述第四运算放大器a4的反相输入端连接所述第二功率管m2的第二端，所述第七开关s7的两端分别连接所述第四运算放大器a4的正相输入端sl2和反相输入端，所述第九运算mos管pm5的驱动端连接所述第四运算放大器a4的输出端，所述第九运算mos管pm5的第二端连接所述第三采样管m5的第二端，所述第八开关s8的两端分别连接所述第四运算放大器a4的输出端和所述第九运算mos管pm4的第一端，所述第十运算mos管pm6的驱动端连接所述第九运算mos管pm5的驱动端，所述第十运算mos管pm6的第一端连接所述第九运算mos管pm5的第一端，所述第十运算mos管pm6的第二端为运算模块输出端imon，所述第十一运算mos管nm5的驱动端连接所述第十一运算mos管nm5的第一端，所述第十一运算mos管nm5的第一端连接所述第八运算mos管pm4的第二端，所述第十一运算mos管nm5的第二端连接信号地pgnd，所述第十二运算mos管nm6的驱动端连接所述第十一运算mos管nm5的第一端，所述第十二运算mos管nm6的第一端连接所述第十运算mos管pm6的第二端，所述第十二运算mos管nm6的第二端连接信号地pgnd。
46.在本发明实施例中，所述第七运算mos管pm3、第八运算mos管pm4、第九运算mos管pm5和第十运算mos管pm6均包括p型mosfet管，所述第十一运算mos管nm5和所述第十二运算mos管nm6均包括n型mosfet管，所述n型mosfet管的驱动端为栅极，所述n型mosfet管的第一端为漏极，所述n型mosfet管的第二端为源极，所述p型mosfet管的驱动端为栅极，所述p型mosfet管的第一端为源极，所述p型mosfet管的第二端为漏极。
47.下面结合图4对本发明实施例提供的电感电流采样电路的工作原理进行详细描述。
48.如图4所示，以上述电感电流采样电路应用于降压拓扑（buck）为例，上述电压v1端为输入电压vin、所述第一功率管m1的漏极与输入电压vin相连接，所述第一功率管m1的源极与第二功率管m2的漏极以及电感l的一端相连接，电感l的另一端与输出端vout相连接，所述第一功率管m1的栅极与pwm的高侧控制信号gh相连接，所述第二功率管m2的源极与信号地pgnd相连接，所述第二功率管m2的栅极与pwm的低侧控制信号gl相连接，输出电容cout的一端与输出端vout相连接，另一端与地电位相连接，负载rload的一端与输出端vout相连接，另一端与信号地相连接。
49.具体工作原理：首先第一采样管m3和第二采样管m4均与第一功率管m1保持1：n的宽长比关系，第三采样管m5和第四采样管m6均与第二功率管m2同样保持1：n的宽长比关系；利用运放“虚短”，“虚断”的特性，使得第一运算放大器a1的正相输入端sh1与反相输入端v1的电位相等，第二运算放大器a2的正相输入端sh2与反相输入端sw的电位相等，第三运算放大器a3的正相输入端sl1与反相输入端sw的电位相等，第四运算放大器a4的正相输入端sl2与反相输入端的地电位相等，以此使得每个采样管和与之对应的功率管的栅源漏三端电压一致，保证采样电流与电感电流比例与采样管宽长比和功率管宽长比比例相同，均为1：n；第三采样管m3中高侧负采样电流il/n从sw经过第一运算mos管nm1流到信号地，第一运算
mos管nm1与第二运算mos管nm2通过m倍比例镜像将采样电流转换为输出电流imon；同理，第二采样管m4中高侧正采样电流il/n从输入电压vin经过第三运算mos管nm3流到信号地，通过第三运算mos管nm3、第四运算mos管nm4以及第五运算mos管pm1、第六运算mos管pm2的m倍比例镜像，将采样电流转换为输出电流imon；第三采样管m5中低侧正采样电流il/n从电源电压vdd经过第九运算mos管pm5流到sw点，第九运算mos管pm5与第十运算mos管pm6通过m倍比例镜像将采样电流转换为输出电流imon（即运算模块输出端）；第四采样管m6中低侧负采样电流il/n从电源电压vdd经过第七运算mos管pm3流到信号地，通过第七运算mos管pm3、第八运算mos管pm4以及第十一运算mos管nm5、第十二运算mos管nm6的m倍比例镜像，将采样电流转换为输出电流imon， （imon=mil/n）。第一运算mos管nm1、第三运算mos管nm3、第七运算mos管pm3、第十一运算mos管pm5分别为高侧负电流、高侧正电流、低侧负电流、低侧正电流提供了采样通路，实现开关电源高低侧功率管正负电流的兼容采样。此处需要说明的是，上述采样管电流方向正负以电感电流方向为参考，以电感电流由sw流至vout方向为正电流。
50.如图5所示，以buck为实施例，在pwm控制信号下，随上下功率管交替开启，imon能够成比例的复现对应时间轴上的三角波电感电流，死区时间imon输出为0。
51.如图6a和图6b所示，其中图6a为上述电感电流采样电路集成于同一基岛的布局分布图，图6b为上述电感电流采样电路集成于两个基岛的布局分布图，图4所示电感电流采样电路采用的是图6b所示的布局分布图。
52.其中，本发明实施例采用全集成方式，将功率管和采样管以及电流运算电路均集成于芯片内部。图6a所示为上述电感电流采样电路全部集成于同一基岛a，图6b所示为上述电感电流采样电路中的采样模块集成在基岛b，运算模块集成在基岛c，图4所示电感电流采样电路则是采用图6b的布局形式，即功率管和比例mos采样管所组成的采样模块与运算模块分别位于两个不同的基岛，且sl1与sl1’, sl2与sl2’, sh1与sh1’, sh2与sh2’分别通过开尔文接法输出至采样电流运算电路，图6a和图6b两方案中均通过将采样管居于功率管中间形式做匹配，以保证采样精度。
53.此处需要说明的是，本发明实施例中的电流采样走线方式采用了开尔文连接，有效避免因走线过程中的损耗影响采样精度，例如，sh1与sh1’虽同连接于m3的漏端，但却分为电流采样运算电路两个不同的输入端引入，其中sh1与运放输入端相连，为高阻态，无电流流过采样管m3中采样电流从sh1’流过，避免了因走线损耗导致采样管m3漏端与功率管m1漏端电压不一致，以此保证采样精度。
54.应当理解的是，本发明提供的电感电流采样电流仅以图4所示的buck拓扑为例进行说明，并不局限于buck拓扑类型，同样适用于其他拓扑类型，例如对于其他拓扑类型如boost、buck-boost等本领域技术人员公知的是做出电路的适应性改变即可实现，此处不再赘述。
55.综上，本发明提供的电感电流采样电路，不仅能够兼容高低侧功率mos双向电流采样，还由于省去mosfet采样技术常用源级串联采样电阻，减小损耗，同时保持比例mos采样管与功率管三端工况一致，采样无温度系数，因此能够有效提升采样精度。另外，本发明提供的电感电流采样电路高度集成，系统体积小、无外部采样pin脚，内置功率管与采样管，与采样电流运算电路通过开尔文方式连接，保证采样精度。
56.可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施
方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。