一种芯片检测及失效分析过程中的剥层方法与流程

本发明属于芯片，涉及一种芯片的剥层方法，尤其涉及一种芯片检测及失效分析过程中的剥层方法。

背景技术：

1、半导体集成电路芯片作为新一代电子器件，自其问世以来，发展极为迅速。随着市场对高性能、低功耗半导体集成电路芯片的需求量日益增加，芯片向着更小尺寸、更高集成度的方向飞速发展，同时芯片的功能更加复杂，这给芯片的检测和失效分析带来了更大的挑战。

2、在芯片检测及失效分析过程中，对芯片进行剥层是目前最常见且最重要的分析方法之一。随着芯片先进制程的发展，芯片的节点尺寸越来越小，金属层和介电层的厚度也越来越薄，现有的剥层方法已经不能满足其分析要求。因其常常存在错层、剥层不均匀(边缘位置快而中间慢)以及蚀刻不足(under-etch)或过度蚀刻(over-etch)等现象，这些现象会造成待分析芯片的损坏，进而影响分析结果和分析成功率。

3、cn1506671a公开了一种使用聚焦离子束于供物性失效分析的多层半导体中曝露所欲层的方法，这种方法在高分辨电镜的监控下，从纳米或微米尺度的半导体集成电路芯片中直接从上至下进行剥层处理，直至达到待测试层。所述发明虽然采用聚焦离子束可以达到纳米级的层剥离，但在精确度上还是存在一定的问题。由于剥层效果是后续分析的基础，因其精确度不高，导致后续的分析会遇到很大的困难，故仍有较大的改进空间。

4、由此可见，如何提供一种芯片检测及失效分析过程中的剥层方法，提高剥层精确度和剥层效率，避免芯片的损坏，同时简化工艺流程，降低操作难度，成为了目前本领域技术人员迫切需要解决的问题。

技术实现思路

1、本发明的目的在于提供一种芯片检测及失效分析过程中的剥层方法，所述剥层方法提高了剥层精确度和剥层效率，避免了芯片的损坏，同时简化了工艺流程，降低了操作难度。

2、为达到此发明目的，本发明采用以下技术方案：

3、本发明提供一种芯片检测及失效分析过程中的剥层方法，所述剥层方法包括以下步骤：

4、(1)获取芯片，确定分界层和目标分析层；

5、(2)采用第一剥层方法对所述分界层以上的膜层进行逐层剥离；

6、(3)采用第二剥层方法对所述分界层及分界层以下的膜层进行逐层剥离，直至达到所述目标分析层，暴露出待分析区域。

7、其中，步骤(2)所述第一剥层方法包括化学腐蚀法、反应离子蚀刻法或手工研磨法中的任意一种或至少两种的组合，典型但非限制性的组合包括化学腐蚀法与反应离子蚀刻法的组合，反应离子蚀刻法与手工研磨法的组合，化学腐蚀法与手工研磨法的组合，或化学腐蚀法、反应离子蚀刻法与手工研磨法的组合。

8、步骤(3)所述第二剥层方法包括等离子体聚焦离子束蚀刻法，且所述第二剥层方法对膜层的剥离包括局部区域定点剥离。

9、所述分界层以上膜层的平均厚度大于分界层以下膜层的平均厚度。

10、本发明提供的剥层方法在传统剥层工艺的基础上采用等离子体聚焦离子束蚀刻法对较薄膜层进行局部区域定点剥离，避免了传统剥层工艺在剥离较薄膜层时存在错层、剥层不均匀以及蚀刻不足或过度蚀刻等问题，进而防止了待分析芯片的损坏，同时实现了特定区域的精准定位剥层，无需将整片膜层去除而只关注于待分析区域，从而提高了剥层精确度和剥层效率，简化了工艺流程，降低了操作难度，便于后续结合纳米探针技术对芯片进行晶体管级别的电性测试和缺陷分析，提高了分析结果的准确性，有利于大规模推广应用。

11、优选地，步骤(1)所述分界层的厚度为50-100nm，例如可以是50nm、55nm、60nm、65nm、70nm、75nm、80nm、85nm、90nm、95nm或100nm，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

12、优选地，步骤(1)所述目标分析层选自芯片中的任意一层或至少两层膜层，例如可以是1层、2层、3层、4层、5层或6层，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

13、优选地，步骤(2)所述化学腐蚀法采用的化学试剂为酸液，包括盐酸溶液、硫酸溶液、硝酸溶液或磷酸溶液中的任意一种或至少两种的组合，典型但非限制性的组合包括盐酸溶液与硫酸溶液的组合，硫酸溶液与硝酸溶液的组合，硝酸溶液与磷酸溶液的组合，盐酸溶液、硫酸溶液与硝酸溶液的组合，或硫酸溶液、硝酸溶液与磷酸溶液的组合。

14、优选地，步骤(2)所述反应离子蚀刻法采用的蚀刻气体包括甲烷和/或氧气。

15、优选地，步骤(3)所述等离子体聚焦离子束蚀刻法包括等离子体双束聚焦离子束蚀刻法。

16、优选地，步骤(3)所述等离子体聚焦离子束蚀刻法采用的等离子体源包括氙气，所得氙离子经过强电场聚焦形成高能离子束并聚焦到芯片样品表面，从而对芯片表面膜层进行蚀刻。

17、优选地，步骤(3)所述等离子体聚焦离子束蚀刻法在进行过程中通入辅助性气体。

18、优选地，所述辅助性气体包括硝基乙酸甲酯蒸汽。

19、本发明在等离子体聚焦离子束蚀刻法进行的过程中通入硝基乙酸甲酯蒸汽作为辅助性气体有利于提升剥层的平整性。

20、优选地，步骤(3)所述等离子体聚焦离子束蚀刻法的加速电压为5-12kv，例如可以是5kv、6kv、7kv、8kv、9kv、10kv、11kv或12kv，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

21、本发明中，所述加速电压的具体取值与待蚀刻膜层的厚度相适应，且两者呈现正相关的对应关系，即待蚀刻膜层的厚度越薄，则加速电压的取值越小。

22、优选地，步骤(3)所述等离子体聚焦离子束蚀刻法的束流为10-65na，例如可以是10na、15na、20na、25na、30na、35na、40na、45na、50na、55na、60na或65na，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

23、本发明中，所述束流的具体取值与待蚀刻膜层的厚度相适应，且两者呈现正相关的对应关系，即待蚀刻膜层的厚度越薄，则束流的取值越小。

24、优选地，步骤(3)所述等离子体聚焦离子束蚀刻法在进行逐层剥离过程中伴随着加速电压和束流的减小。

25、本发明中，随着剥离的逐层进行，膜层厚度逐渐降低，适当减小加速电压可以降低高能离子的注入深度，进而避免破坏芯片电性；此外，适当减小束流可以提升蚀刻的安全性和平整性。

26、优选地，步骤(3)所述等离子体聚焦离子束蚀刻法在进行逐层剥离过程中伴随着扫描电子显微镜的实时观测，以便及时监控芯片表面的变化过程，具有工序简化、控制方便、成功率高的优点。

27、优选地，所述扫描电子显微镜的加速电压为0.5-1kv，例如可以是0.5kv、0.6kv、0.7kv、0.8kv、0.9kv或1kv，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

28、本发明中，所述加速电压的具体取值与待蚀刻膜层的厚度相适应，且两者呈现正相关的对应关系，即待蚀刻膜层的厚度越薄，则加速电压的取值越小。

29、优选地，所述扫描电子显微镜的束流为0.025-0.1na，例如可以是0.025na、0.03na、0.035na、0.04na、0.045na、0.05na、0.055na、0.06na、0.065na、0.07na、0.075na、0.08na、0.085na、0.09na、0.095na或0.1na，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

30、本发明中，所述束流的具体取值与待蚀刻膜层的厚度相适应，且两者呈现正相关的对应关系，即待蚀刻膜层的厚度越薄，则束流的取值越小。

31、本发明在扫描电子显微镜的观测过程中，选用较低加速电压降低了电子的入射深度，同时选用较小束流减少了入射到膜层表面的电子数量，两者相互结合，从而尽可能降低了电子束对芯片电性的不利影响。

32、优选地，步骤(3)所述剥离采用逐层缩框的方式进行，在剥层位置的侧壁形成台阶状截面，从而为后续纳米探针测试提供了足够的可移动空间。

33、作为本发明优选的技术方案，所述剥层方法包括以下步骤：

34、(1)获取芯片，确定分界层和目标分析层；所述分界层的厚度为50-100nm；所述目标分析层选自芯片中的任意一层或至少两层膜层；

35、(2)采用第一剥层方法对所述分界层以上的膜层进行逐层剥离；所述第一剥层方法包括化学腐蚀法、反应离子蚀刻法或手工研磨法中的任意一种或至少两种的组合；所述化学腐蚀法采用的化学试剂为酸液，包括盐酸溶液、硫酸溶液、硝酸溶液或磷酸溶液中的任意一种或至少两种的组合；所述反应离子蚀刻法采用的蚀刻气体包括甲烷和/或氧气；

36、(3)采用第二剥层方法对所述分界层及分界层以下的膜层进行逐层缩框式的剥离，同时伴随着扫描电子显微镜的实时观测，且所述扫描电子显微镜的加速电压为0.5-1kv，束流为0.025-0.1na，直至达到所述目标分析层，暴露出待分析区域，并在剥层位置的侧壁形成台阶状截面；所述第二剥层方法包括等离子体双束聚焦离子束蚀刻法，且所述第二剥层方法对膜层的剥离包括局部区域定点剥离；所述等离子体双束聚焦离子束蚀刻法采用的等离子体源包括氙气，辅助性气体包括硝基乙酸甲酯蒸汽，加速电压为5-12kv，束流为10-65na，且在逐层剥离过程中伴随着加速电压和束流的减小；

37、其中，所述分界层以上膜层的平均厚度大于分界层以下膜层的平均厚度。

38、相对于现有技术，本发明具有以下有益效果：

39、本发明提供的剥层方法在传统剥层工艺的基础上采用等离子体聚焦离子束蚀刻法对较薄膜层进行局部区域定点剥离，避免了传统剥层工艺在剥离较薄膜层时存在错层、剥层不均匀以及蚀刻不足或过度蚀刻等问题，进而防止了待分析芯片的损坏，同时实现了特定区域的精准定位剥层，无需将整片膜层去除而只关注于待分析区域，从而提高了剥层精确度和剥层效率，简化了工艺流程，降低了操作难度，便于后续结合纳米探针技术对芯片进行晶体管级别的电性测试和缺陷分析，提高了分析结果的准确性，有利于大规模推广应用。