本发明涉及半导体，尤其涉及一种沟道迁移率测试方法、测试结构及其制作方法。
背景技术：
1、sic金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effecttransistor，mosfet)的沟道迁移率是影响器件性能的重要参数之一，监控沟道场效应迁移率对于器件性能检测有着重要作用。图1是一种半导体器件结构示意图，参考图1，目前量测沟道场效应迁移率通常采用图1所示的ldmos结构完成，图中me为金属电极，py为栅电极，ild为层间电介质，nn为n型离子注入层，pw为p型离子注入层，epi为sic外延生长层。
2、现有技术先得到半导体器件的转移特性曲线id-vg，id为电流，为栅vg极电压。然后得到跨导曲线gm-vg，根据公式其中，lch为沟道宽度，cox栅极氧化层电容，vth为阈值电压，可以得到不同栅极电压下的迁移率μ。
3、然而，目前通常采用自对准工艺形成nn区，在采用自对准工艺技术的情况下无法形成图1所示ldmos结构，不能实现对沟道场效应迁移率的量测。
技术实现思路
1、本发明提供了一种沟道迁移率测试方法、测试结构及其制作方法，以实现对沟道场效应迁移率的测量，且测量方式简单，测量效率高。
2、根据本发明的一方面，提供了一种沟道迁移率测试方法，包括：提供半导体器件；所述半导体器件包括：半导体本体、栅极结构、源极和漏极；所述半导体本体包括相对设置的第一表面和第二表面；所述半导体本体包括阱区、第一区域和jfet区，所述阱区、所述第一区域和所述jfet区设置于所述第一表面，且至少部分所述阱区设置于所述第一区域和所述jfet区之间，所述阱区与所述第一区域和所述jfet区接触；所述第一区域与所述阱区的导电类型不同，所述jfet区和所述第一区域的导电类型相同；所述栅极结构设置于所述半导体本体的第一表面，所述栅极结构在所述半导体本体的垂直投影覆盖所述jfet区以及所述jfet区和所述第一区域之间的阱区；所述源极设置于所述半导体本体的一侧，所述源极与所述第一区域接触；所述漏极设置于所述第二表面；
3、通过向至少两个不同半导体器件的所述源极、所述漏极和所述栅极结构施加测试电压，确定每一半导体器件的源极和漏极之间的电阻；其中，至少两个不同半导体器件中至少部分半导体器件的沟道宽度不同；其中，所述沟道宽度为位于所述jfet区和所述第一区域之间的所述阱区，沿所述第一区域指向所述jfet区的方向的宽度；
4、根据每一半导体器件的源极和漏极之间的电阻，以及每一半导体器件的沟道宽度确定所述半导体器件的沟道迁移率。
5、可选的，根据每一半导体器件的源极和漏极之间的电阻，以及每一半导体器件的沟道宽度确定所述半导体器件的沟道迁移率，包括：
6、根据每一半导体器件的源极和漏极之间的电阻，以及每一半导体器件的沟道宽度确定所述半导体器件的源极和漏极之间的电阻相对于所述沟道宽度的变化率；
7、根据所述变化率确定所述沟道迁移率。
8、可选的，根据每一半导体器件的源极和漏极之间的电阻，以及每一半导体器件的沟道宽度确定所述半导体器件的沟道迁移率，包括：
9、根据每一半导体器件的源极和漏极之间的电阻，以及每一所述半导体器件的所述沟道宽度确定源极和漏极之间的电阻和沟道宽度之间的函数关系；
10、根据所述函数关系确定所述沟道迁移率。
11、可选的，函数关系为线性函数；
12、根据所述函数关系确定所述沟道迁移率，包括：
13、根据所述函数关系的斜率确定所述沟道迁移率。
14、可选的，函数关系为线性函数；
15、根据所述函数关系确定所述沟道迁移率，包括：
16、根据所述函数关系的截距、所述源极和漏极之间的电阻以及所述沟道宽度确定所述沟道迁移率。
17、根据本发明的另一方面，提供了一种沟道迁移率测试结构，应用于本发明任意实施例所述的半导体器件的沟道迁移率测试方法，所述沟道迁移率测试结构包括：
18、半导体本体，所述半导体本体包括相对设置的第一表面和第二表面；所述半导体本体包括至少两个相互间隔设置的测试区，每一测试区包括阱区、第一区域和jfet区，所述阱区、所述第一区域和所述jfet区设置于所述第一表面，且至少部分所述阱区设置于所述第一区域和所述jfet区之间，所述阱区与所述第一区域和所述jfet区接触；所述第一区域与所述阱区的导电类型不同，所述jfet区和所述第一区域的导电类型相同；至少部分所述测试区的沟道宽度不同，其中，所述沟道宽度为位于所述jfet区和所述第一区域之间的所述阱区沿所述第一区域指向所述jfet区的方向的宽度；
19、栅极结构，所述栅极结构设置于所述半导体本体的第一表面，每一所述测试区对应一所述栅极结构，所述栅极结构在所述半导体本体的垂直投影覆盖对应的测试区的所述jfet区，以及所述jfet区和所述第一区域之间的阱区；
20、源极，所述源极设置于所述半导体本体的一侧，每一所述测试区对应一所述源极，所述源极与对应的测试区的所述第一区域接触；
21、漏极，所述漏极设置于所述第二表面；不同所述测试区对应的栅极结构、源极和漏极中的至少一个相互绝缘。
22、可选的，不同所述测试区的所述栅极结构相互绝缘，不同所述测试区对应的源极相互绝缘，不同所述测试区对应的漏极相互连接。
23、可选的，不同所述测试区除沟道宽度不同外，其他区域的形状和尺寸均相同。
24、可选的，每一所述测试区还包括第二区域，所述第二区域设置于所述第一表面，且所述第二区域设置于所述第一区域远离所述jfet区的一侧，所述第二区域与所述第一区域接触，所述第二区域与所述阱区的导电类型相同；
25、每一所述测试区还包括漂移区，所述漂移区设置于所述jfet区邻近所述第二表面的一侧；所述漂移区的导电类型与所述第一区域的导电类型相同，所述第二区域与所述漂移区接触；
26、每一所述测试区还包括衬底，所述衬底设置于所述第二表面，所述衬底的导电类型与所述漂移区的导电类型相同；
27、每一所述测试区中，所述阱区、所述第一区域和所述第二区域均环绕所述jfet区，所述阱区由所述第一区域和所述jfet区之间的区域延伸至所述第一区域邻近第二表面的表面，以及延伸至所述第一区域远离所述jfet区的表面；
28、不同所述测试区的所述漂移区的形状和尺寸均相同，不同所述测试区的所述衬底的形状和尺寸均相同，不同所述测试区的所述第一区域的形状和尺寸均相同，不同所述测试区的所述jfet区的形状和尺寸均相同。
29、可选的，所述栅极结构包括第一绝缘层、多晶硅栅极和金属栅极；
30、所述第一绝缘层设置于所述第一表面，所述多晶硅栅极设置于所述第一绝缘层远离所述半导体本体的一侧，所述金属栅极设置于所述多晶硅栅极远离所述半导体本体的一侧；
31、所述半导体器件还包括：第二绝缘层，所述第二绝缘层设置于所述第一表面，所述第二绝缘层具有第一通孔和第二通孔，所述源极通过所述第一通孔与所述第一区域接触，所述金属栅极通过所述第二通孔与所述多晶硅栅极接触。
32、根据本发明的另一方面，提供了一种沟道迁移率测试结构的制作方法，包括：
33、提供半导体本体；其中，所述半导体本体包括相对设置的第一表面和第二表面；所述半导体本体包括至少两个相互间隔设置的测试区，每一测试区包括阱区、第一区域和jfet区，所述阱区、所述第一区域和所述jfet区设置于所述第一表面，且至少部分所述阱区设置于所述第一区域和所述jfet区之间，所述阱区与所述第一区域和所述jfet区接触；所述第一区域与所述阱区的导电类型不同，所述jfet区和所述第一区域的导电类型相同；至少部分所述测试区的沟道宽度不同，其中，所述沟道宽度为位于所述jfet区和所述第一区域之间的所述阱区沿所述第一区域指向所述jfet区的方向的宽度；
34、形成栅极结构；其中，所述栅极结构设置于所述半导体本体的第一表面，每一所述测试区对应一所述栅极结构，所述栅极结构在所述半导体本体的垂直投影覆盖对应的测试区的所述jfet区，以及所述jfet区和所述第一区域之间的阱区；
35、形成源极；其中，所述源极设置于所述半导体本体的一侧，每一所述测试区对应一所述源极，所述源极与对应的测试区的所述第一区域接触；
36、形成漏极；其中，所述漏极设置于所述第二表面；不同所述测试区对应的栅极结构、源极和漏极中的至少一个相互绝缘。
37、本发明实施例测量沟道迁移率采用的半导体器件可以采用自对准工艺制备，可以实现对沟道迁移率的测量，并且本发明实施例通过测量不同沟道宽度的半导体器件的源极和漏极之间的电阻，根据确定的每一半导体器件的源极和漏极之间的电阻，以及每一半导体器件的沟道宽度确定半导体器件的沟道迁移率，测量方式简单，测量效率高。
38、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。