专利名称：用于高压系统中峰值电压和rms电压的同时数字测量的系统的制作方法
相关主题公开和主张在Dr.Timothy James Fawcett等、提出于1998年6月10日、和标题为“用于高压试样的击穿电压数字测量的系统(System For Digital Measurement Of Breakdown Voltage OfHigh Voltage Samples)”的共同待决美国专利申请(代理人文件35979)中；和在Dr.Timothy James Fawcett等、提出于1998年6月10日、和标题为“使用数字峰值检测来测量局部放电的系统(System ForMeasuring Partial Discharge Using Digital Peak Detection)”的共同待决美国专利申请(代理人文件36153)中；两个所述申请通过参考特意包括在这里。
本发明涉及一种使用一个数字峰值捕获电路来同时测量峰值电压和均方根电压的系统。
高压测试规范需要对于高压测量使用等效于直流(DC)加热效应的均方根(RMS)电压或峰值换算到RMS电压(即峰值/( ))的高压测量。如果测量的高压信号是理想的正弦波，则两种测量是相同的。然而，在实际高压系统中，高压信号不是理想的正弦波，并且两种测量彼此不一致。使用的两种测量之一是否优于另一种测量取决于进行的测试。都使用纯模拟过程测量这些参数把不准确性引入到高压系统中。
在电压测量系统中，考虑信号中脉冲的高度。放大一般在测量脉冲之前进行。例如，一个限带放大器一般用来增大脉冲的数值。然后使用模拟峰值检测系统测量脉冲高度。参照
图1，一个模拟峰值检测器2使用补偿器4经二极管8对电容器6充电。只要在电容器6上的电压小于脉冲的电压，电容器6就由补偿器4充电。一旦在电容器6上的电压超过脉冲的电压，就停止充电。模拟峰值检测器2在这时的输出电压等于已经出现在输入3上的最高电压。当数据探测系统用来检测和测量各个脉冲时，在测量脉冲之后必须通过放电电容器6复位检测器2，以便为下个脉冲作准备。
难以把这种类型的模拟峰值检测器配置成准确的。模拟峰值检测器取决于一个非线性反馈环路，该环路非常牢固地取决于峰值检测系统的特性。峰值检测系统附近特别是通过补偿器4和一个输出缓存器的延迟，引起模拟峰值检测器的输出电压相对输入部分滞后，导致输出的超调。该超调的数值一般相对于电压是非线性的，由此限制系统的精度。
对于模拟峰值检测器也必须与用于峰值检测的电容器6协调。一旦补偿器4已经停止对电容器充电，因为系统中的漏电流电容器6上的电压往往“下垂”。这引起测量的不确定性，因为在测量数值之前电压减小了某些量。通过使用较大的电容能限制这种影响。然而，较大电容需要较大电流来充电，导致电压变化率降低并且限制能用于放大器的最大频率。因而，增大在模拟峰值检测系统中的环路延迟。当在模拟峰值检测器上要求复位时引入进一步的复杂。来自复位开关的电荷注入能导致模拟峰值检测器2的输出上的偏移，模拟峰值检测器2进一步限制局部放电测量系统的精度。
因而，需要一种允许更精确的峰值检测的电压测量系统。另外，需要一种允许峰值电压和RMS电压的同时测量的电压测量系统。如上所述，使用的两种测量之一是否优于另一种测量取决于进行的测试。都使用纯模拟过程测量这些参数把不准确性引入到高压系统中。例如，为了进行峰值测量，设计峰值捕获电路以提供足够的精度。另一方面，为了进行RMS测量，提出了设计问题，如转换器稳定到最终值所要求的长安定时间和对输入变化的缓慢响应。因此对于在闭环控制系统中的电压反馈，模拟系统的使用是不希望的。
按照本发明的一个方面，提供一种电压测量系统，该系统包括一个计算机和一个配置成对信号进行数字峰值测量的数字峰值检测电路。
按照本发明的另一个方面，电压测量系统使用数字信号处理同时测量峰值电压和RMS电压。
按照本发明的又一个方面，使用一个峰值检测电路确定峰值电压，该峰值检测电路包括用来比较连续脉冲信号试样和把两个试样较大一个存储为峰值的三个寄存器和两个比较器的两级供给系统。提供一个状态机以便按照希望脉冲捕获窗口和脉冲信号斜率选择性地选通寄存器和比较器及其他元件(例如锁存器)。使用在存储器装置中的存储电压试样的结合确定RMS电压。
当联系附图阅读时从如下详细描述将更容易地理解本发明的这些和其他特征及优点，这些附图形成该原始公开的一部分，并且其中图l是模拟峰值检测器的示意图；图2是常规局部放电测量系统的方块图；图3表明由图2中描绘的局部放电测量系统产生的波形；图4表明在峰值检测系统中的放大器的输出和按照本发明一个实施例用来确定最小试样率的参数；图5表明按照本发明一个实施例通过工作在通用峰值捕获模式中的峰值检测系统的峰值捕获；图6表明按照本发明一个实施例通过工作在单脉冲捕获模式中的峰值检测系统的峰值捕获；图7表明按照本发明一个实施例通过工作在多脉冲捕获模式中的峰值检测系统的峰值捕获；图8表明按照本发明一个实施例建造的用于正极性信号的峰值检测器的方块图；图9表明用于正和负极性信号和按照本发明一个实施例建造的峰值检测器的方块图；图10表明按照本发明一个实施例的一种正和负峰值检测的方法；图11是按照本发明一个实施例建造的峰值检测器的示意图12是按照本发明一个实施例和图9中描绘的电路用来确定峰值电压的状态图；图13是按照本发明一个实施例用来对高压试样确定击穿电压的系统；图14是流程图，描绘按照本发明一个实施例用来确定击穿电压的操作序列；图15是流程图，描绘按照本发明一个实施例在中断处理器中的操作序列；及图16是按照本发明一个实施例建造的用来同时测量峰值电压和峰值至RMS电压的系统。
实现数字峰值检测和按照本发明建造的一种数字局部放电测量(PDM)系统10的方块图提供在图2中。在数字局部放电检测PDM系统10中的各种元件的输出处的信号波形A、B、C、D和E表明在图3中。对于PDM系统10的用途包括但不限于，测试和监视电力电缆、配电和电力变压器、中高压开关设备、电力断路器、气体绝缘开关设备、绝缘套管、并联电抗器、电压和电流互感器、功率因数校正电容器、线路绝缘产品、避雷器、尤其是高压元件及所有类型的绝缘材料。
一个经受使用PDM系统10的局部放电检测的试样12(例如绝缘系统试样)连接到一个耦合阻抗14上。如上所述，系统不是稳态的，并且脉冲频繁地叠加在从高压源11跨过试样12传导的高压波形上。参照图3，提供给耦合阻抗14的波形为波形A。为了说明起见已经放大了叠加在高压波形A上的脉冲30的数值。耦合阻抗14的输出描绘成图3中的波形B。在通过放大器16的处理之后，脉冲能显得象图3的波形C。
继续参照图2，数字峰值检测由一个峰值检测电路22进行，峰值检测电路22包括下面进一步详细描述的一个数字转换器18、及峰值检测和处理逻辑电路20。峰值检测逻辑电路20的输出通到一个缓存存储器24，并且以后通到一个计算机28。计算机28最好连接到一个显示装置29上，并且进行其他的处理和显示功能。
如上所述，按照本发明一个实施例提供一种用来测量电压信号的峰值的改进系统，其中来自放大器16的信息转换成数字信息流，并且用数字处理。因为放电活动的非周期特性，仅选择高于放大器Nyquist频率的抽样频率(即大于放大器的两倍最大截止频率)是不够的。
参照图4，便利的是，当通过耦合阻抗14和放大器16时，考虑放电脉冲顶部的形状，并且确定从脉冲最高点到其中它已经下降到小于要使用的数字转换器的1/2最低有效位(LSB)的点的时间。最小试样速率最好是ts1或ts2中最大的一个。最大可接收误差指示在32处。随着放大器16的上频率极限增大，要求的抽样速率有对应增大。如果在PDM系统10中实现的峰值检测过程运动到较高抽样分辨率，则要求的抽样速率也有增大。因而，根据放大器特性选择适当的抽样速率，并且按照本发明选择要求的系统分辨率。
一旦脉冲流已经数字化，使用不呈现模拟峰值检测器缺陷的数字处理系统，能完成峰值检测过程。这消除与模拟放电检测器有关的主要的不准确性。数字峰值检测系统比使用较简单电路的模拟峰值检测器更复杂。数字峰值检测系统采用逻辑电路的有效量。而且，要求逻辑电路在较高速率下运行，因为使用了高抽样速度。数字分辨率由于现场可编程门阵列(FPGA)技术和数字成象的发展最近变得经济可行。现有的FPGA系统把多路、千门能力、以及适用于要求抽样速率的操作速度相结合。FPGA技术允许以前要求定制集成电路(IC)结构的复杂逻辑系统的发展。FPGA技术由数字成象字段的发展支持，数字成象字段已经把高速、低成本存储器和高速、高分辨率模数转换器带到市场上。通过结合这两种技术，按照本发明建造的数字PDM系统10在性能上能超过模拟检测器及具有模拟和数字元件的混合检测器，而价格与现有仪器不相上下。数字PDM系统10提供比其模拟或混合检测器更大的灵活性，因为有可能把脉冲检测系统的操作重新配置成适于处理数据的方式和对数据的约束的方式。
PDM系统10最好提供在不同用途中使用的三种基本操作模式。基本模式是(1)通用测量和脉冲显示；(2)脉冲捕获和分析；及(3)时间依赖脉冲捕获。当以通用测量和脉冲显示模式工作时，PDM系统10最接近地模仿传统仪器的操作。这种模式优化成提供对系统显示的最快可能更新速率，以使PDM系统10模仿模拟阴极射线示波器的特性。
参照图5，考虑到正的和负的峰值数值，在固定窗口(例如窗口36)中捕获各个脉冲(例如脉冲34)。脉冲每一个根据其在循环中的位置、和从上次读捕获存储器已经过去的循环数量存储在一个捕获存储器中。使相位在捕获存储器中的脉冲位置中是隐含的，通过使要求的计算最小简化了把各个脉冲写到系统显示器29上的过程。在脉冲出现得如此靠近以致于他们占据一个单相位置36的场合，PDM系统10记录最高脉冲，并且在系统显示器29上指示最高脉冲。这避免PDM系统10必须把脉冲写到显示器29上，只要在当前显示器上画出较大脉冲。该模式保证测量最高放电数值脉冲，但不保证在所有情形下分辨所有脉冲。换句话说，出现在一个窗口36中的多个脉冲产生一种结果，而跨过两个窗口的单个脉冲产生两种结果。然而，该模式的确提供与精确放电数值测量相结合的快速更新速率(例如一般每秒25次)。产生的显示在如下方面看着象在模拟显示器上它是双极的，并且能显示关于脉冲的超调(即一个脉冲与另一个脉冲的尾部同时出现)。这使得PDM系统10对于习惯于传统仪器的用户感到舒适。当需要观看放电活动的统计量时，通用操作模式是不适当的。例如，当进行放电指纹印时，必须捕获在定义间隔中的所有脉冲。在有通过捕获脉冲超调在通用模式中得到提供更真实显示的优点的场合，它应该在脉冲捕获和分析模式中避免。下面联系图10-12描述时钟信号38、时钟启动信号40及复位信号42。
关于脉冲捕获模式和图6，从脉冲34的第一部分48取出脉冲极性。一旦脉冲穿过零点就中断该过程，并且直到用于失步的特定时间间隔已经过去，如联系图9描述的那样。脉冲捕获最好在图6中的点52处开始。脉冲检测在过零点(即点54)处中断，并且把结果写到捕获存储器。脉冲检测保持中断或失步直到尾部50的末端(即点56)以避免捕获超调。
通常，在脉冲34上的尾部50可能较长(例如在20微秒的量级上)，并且当放电活动靠得较近时，该长度对脉冲分辨率强加一个不可接受的极限，如图7中所示。因而，如果PDM系统10检测到一个落到具有相同极性的第一脉冲58尾部中的第二脉冲60，则重新触发PDM系统10。因而，捕获第二脉冲60以及第一脉冲58。用于这种重新触发的标准是，在重新触发可能出现之前脉冲60穿过零点。在这种情况下，把脉冲信息存储为数值-加-相位和循环。这较适于统计处理，但把一个系统开销强加到限制其有效性的显示更新上。继续参照图7，用于第一脉冲58的脉冲捕获在点62处开始，并且对于该脉冲58在过零点(点64)处停止。出现在第一脉冲58尾部中的第二脉冲60引起重新触发(点66)。用于第二脉冲60的脉冲捕获在第二脉冲的过零点(即点68)处停止。失步出现直到点70。第三脉冲71的捕获在点72处开始。一个第四脉冲73相对于第三脉冲71作为单脉冲处理，因为没有过零点出现在他们之间。脉冲71和73的捕获作为单事件处理，并且直到在点74处的过零点才写结果。
第三操作模式是时间依赖脉冲捕获模式。这是最简单的操作模式。当在该模式中操作时一旦触发PDM系统10，PDM系统10就用从ADC得到的连续试样填满脉冲捕获存储器。在该模式中，没有进行捕获脉冲峰值的偿试。因而，没有进行放电数值的测量。该模式的主要应用是用于电缆中的缺陷定位。通过测量在脉冲与其反射之间的时间间隔，能找到电缆内的脉冲位置。通过与脉冲传播整个电缆长度且返回发生点的时间相比较，能定位缺陷离开电缆远端的位置。这种模式也提供诊断设施，因为它允许要研究的脉冲形状优化系统带宽。而且，因为基于时间的捕获，所以这种模式允许干扰频率的测量，从而能实现适当的滤波。
在数字放电检测PDM系统10中的计算机28例如最好是基于Windows 95TM软件运行的个人计算机。计算机28配置成允许灵活的试验记录和向诸如WordTM和ExcelTM之类的不同软件程序输出数据。计算机28编程成对数字局部放电检测提供灵活的分析工具。脉冲捕获相对于相位或时间坐标实现。为对于在垂直和水平轴上的脉冲选通的完全控制提供不同的操作模式。如上所述，FPGA技术最好与计算机28的中央处理单元板一起用于峰值检测和操作。FPGA峰值检测器的方块图提供在图8中。如以上联系图2所述，来自放大器16的脉冲在他们使用模数转换器(ADC)数字化之前提供给FPGA峰值检测器22。ADC最好是以9位分辨率提供一个符号位的10位ADC。ADC 78的输出提供给一个包括ADC缓存器80和一个峰值缓存器82的两级供给系统。在供给系统的两级80和82中的值提供到一个数值比较器84。一个状态机控制器86提供门控制以确定其中进行峰值检测的时间窗口，如联系图11和12描述的那样。状态机也控制供给系统的时钟和供给系统中值的复位。
通过对电压信号的正和负斜率的检测、以及按照选择操作模式(例如图5中表明的通用脉冲捕获模式或图6和7中表明的脉冲捕获分析模式)控制脉冲捕获窗口的形状，提高本发明的数字峰值检测过程的精度。用于按照本发明最佳实施例建造的峰值检测系统88的整个结构表明在图9中。峰值检测系统88包括两个分别用来确定两个正和负极性电压信号-Ve和+Ve的峰值检测器电路90和92。每个峰值检测器电路90和92最好按图8和10-12所示配置。使用另一个控制两个切换装置96和98的操作的数值比较器94，比较峰值检测器电路90和92的输出。具有最大绝对峰值的正或负极性信号由切换装置96和98对应的一个提供给一个输出100。最好使用用于分析、或显示或两者的计算机28存取在输出100处的值。
在脉冲捕获分析模式期间的正和负斜率(例如-Ve和+Ve)的检测表明在图10中。在峰值检测系统88启动(状态102)之后，对于正和负极性信号+Ve和-Ve的峰值检测(状态104和106)分别开始。如以上联系图6和7讨论的那样，峰值检测继续，直到在信号中出现过零点。失步间隔然后初始化并且开始(状态108和110)。只要+Ve信号的斜率大于或等于选择阈值(例如对于噪声选择的阈值)，并且-Ve信号的斜率小于或等于选择阈值，就把检测状态104和106的结果存储在一个存储器装置中。在失步间隔终止之后，能再次进入峰值检测状态104和106。
现在联系图11中的示意图和图12中的状态图描述峰值检测器电路92的说明性实施。来自从ADC 78输出的信号的符号位(图8)、以及一个CGATE信号，提供到一个NOR门114。门114的输出连接到一个下文称作ADC0寄存器的第一ADC寄存器上。只要认定CGATE输入，CGATE输入就是用来禁止ADC0寄存器的外部禁止输入。因而，当PDM系统10的另一部分确定输入数据无效时，输入脉冲列的部分能失步而免于测量。例如，PDM系统10可能已经确定噪声和相位相关噪声不利地影响输入信号的完整性，并因此影响从其得到的输出的完整性。当具有负极性的信号出现在寄存器ADC0的输入处时，也能禁止ADC0寄存器。除至门114的ADC_IN9输入反相和用一个值预置ADC0、ADC1和PEAK0之外，峰值检测电路94的实施基本上与图11中描绘的示意图相同，不同之处在下面清楚地解释。
如上所述，在10位ADC 78的输出处的试样ADC_IN[9∶0]提供到一个第一寄存器ADC0。除寄存器ADC0之外，ADC缓存器80(图8)包括另一个接收第一寄存器ADC0的输出ADC_PRE[8∶0]的寄存器ADC1。第二寄存器ADC1连接到构成图8中描绘的峰值缓存器82的寄存器PEAK0上。第一寄存器ADC0的输出提供给第一和第二比较器COMP0和COMP1。比较器COMP0和COMP1最好是9位无符号比较器。第二寄存器ADC1的输出提供给比较器COMP0，而寄存器PEAK0的输出提供给另一个比较器COMP1。比较器COMP0和COMP1分别把寄存器ADC0的内容与寄存器ADC1的相比较和把寄存器ADC0的内容与寄存器PEAK0的相比较。两个锁存器ADCLT0和ADCLT1提供在比较器的输出处。一个寄存器GATE_PIPE为产生一个控制信号GATE而提供。GATE信号是一个指示数据探测周期开始和结束的内部产生信号(即在FPGA峰值检测电路92或94内)。例如，如果系统处于通用测量和脉冲显示模式中，则在与当前存储器位置对应的试样周期期间该信号为高。相位一移到该窗口之外，GATE信号就走低以初始化读数，并且然后变高以启动对于下个窗口的捕获。状态机86编程为实施图12中描绘的状态图。
继续参照图11，当控制信号GATE为高，并且如由比较器COMP0确定的那样在寄存器ADC0中的试样小于在寄存器ADC1中的试样时，用于寄存器PEAK0的时钟启动在随后周期上禁止。寄存器PEAK0因此保持峰值。当如由比较器COMP1确定的那样在寄存器ADC0中的试样大于保持在寄存器PEAK0中的值时，重新启动PEAK寄存器。捕获峰值ADC_IN[9∶0]，直到控制信号GATE成为假。在PEAK0寄存器中的值然后存储在例如外部电路中。状态机的输出PEAK_CAP指示何时正在更新峰值。供给系统技术是便利的，因为它增加了图9中描绘的电路能操作的速度。当在当前FPGA装置中实施时，电路能在80兆赫量级上的数据速率下操作。
与图11中描绘的元件相对应的状态图提供在图12中。图12中描绘的状态表明考虑试样信号的斜率以产生更准确的峰值测量结果。峰值检测时钟启动信号PEAK_CKEN在等待状态118下运行。等待状态118最好仅在复位操作之后使用。当接收到开始信号(即把GATE设置到“1”)时，开始峰值检测。状态机控制器86首先按照状态120操作，直到检测到负斜率。只要输入信号的斜率为正并且没有检测到下降沿(即GATE是“1”并且ADCPRE_LT_ADC是“0”)，状态机控制器86就保持在状态120下。在试样信号中的下降沿出现时，禁止峰值捕获(即把GATE设置到“0”)，并且对寄存器PEAK0读数据(状态122)。当ADCPRE_LT_ADC是“1”时，就是说，寄存器ADC0的值大于寄存器ADC1的，状态机控制器86继续在状态124下操作，同时斜率是正的并且获得峰值数据。当GATE是状态124下的“0”时，终止峰值检测间隔，并且把数据读到寄存器PEAK0中。当检测到负斜率(即GATE是“1”并且ADCPRE_LT_ADC是“0”)时，状态机控制器86返回状态120，直到检测到下降沿。
使用模拟系统典型地完成了诸如绝缘导线或电力电缆之类的试样12的击穿电压测量。当试样击穿时，模拟系统是有问题的，因为作为试样击穿结果产生的瞬态，能毁坏诸如击穿电压之类的存储值。当高串联阻抗用于耦合阻抗14时，模拟系统特别成问题。当使用高串联阻抗时，输出电压在击穿点处可能增大。另外，当电压在有效速率下时，由以前测量系统强加的滞后能把显著的不准确性强加在结果中。
按照本发明另一个实施例，提供的一个数字击穿电压检测电路130，使用高压信号的高速抽样，与用于数字处理的硬件和软件相结合，以产生击穿电压的准确测量。参照图13，硬件包括与联系图8描述的峰值检测系统类似的数字峰值检测器系统。一个来自高压传感器的输入信号132经放大器134放大，并且然后以高速率(例如比线路频率大100倍)数字化，以保证使用一个高速ADC 136准确地捕获峰值。ADC 136的输出提供到一个数据寄存器138，并且提供到一个数值比较器140。如果数值比较器检测到ADC 136的输出大于数据寄存器138的输出，则控制逻辑电路142把ADC 136的输出数据锁存到数据寄存器138中。数据寄存器138的输出因此指示在ADC上读的最高电压，因为数据寄存器最后清零。控制逻辑电路设计成当读寄存器时清零寄存器。
继续参照图13，高压信号也由一个平方电路144处理，平方电路144指示波形的过渡或过零点。平方电路144的输出提供到计算机28上的一个中断输入上。计算机28能用一个中断处理器(图14)编程以读峰值检测器，并且以上述方式得到在高压波形每个循环上的峰值电压。
在试样的击穿测试期间，存在一个与在试样击穿的系统检测与从试样除去高压之间过去的时间相对应的有限延迟。由于在这些用途中使用的控制系统的特性，有限延迟对于受测试试样影响的输入输电线可能在几个循环的量级上。在有限延迟周期期间，在试样击穿之后，电压读数是不定和无效的。按照本发明，编程计算机28以把连续读数存储到一个与其有关的缓存器，该缓存器配置成保持几秒的以前读数。该缓存器存储对于输出电压的电流设置点。当系统检测到试样已经击穿时，软件防止计算机28更新缓存器，直到下次接通电压源11。软件控制计算机28检查缓存器的末端和反向检索存储的条目，直到计算机28定位最靠近试样输出电压的读数。由计算机28定位的读数表示基于循环对循环在试样击穿之前施加到试样上的最后电压。
图14表明每当击穿电压检测电路已经测量到波形峰值时借助于计算机28由击穿检测电路130(图13)产生的中断处理。计算机28监视高压(HV)传感器132以便看它何时通(块150)。如果HV传感器132不通，则计算机28离开图14中表明的例行程序。如果HV传感器132通，则把电流设置点存储在BD_SETPOINT中(块152)。BUFFER_POSITION前进一个位置(块154)。如果到达缓存器末端，则把参数BUFFER_POSITION设置到缓存器的开始。计算机28从图13中的峰值检测系统读峰值数值(块156)，并且把峰值数值存储在由BUFFER_POSITION指示的缓存器位置中(块158和160)。计算机28然后离开图14中表明的中断处理器。
一旦系统已经检测到试样击穿已经出现，则计算机28按照本发明运行击穿电压检测过程，并且表明在图15中。缓存器以阵列标号0至(n-1)存储最后‘n’个循环的峰值电压。最后读数的位置由BUFFER_POSITION指示。在缓存器中最早读数的位置在位置(BUFFER_POSITION+1)中。在击穿点处关于系统的设置点存储在BD_SETPOINT中。确定击穿电压的过程涉及反向检索存储数据，以通过观看差别找到最接近设置点的读数。最初，把DIFFERENCE设置为99999(块162)，它最好比任何可能读数都高。把循环计数器设置为“0”(块164)。然后计算在当前缓存器读数与设置点之间的差，即THIS_DIFFERENCE(块166)。如果THIS_DIFFERENCE小于DIFFERENCE(块168)，则把缓存器位置保存在READING_NUM中(块170)，并且使DIFFERENCE等于THIS_DIFFERENCE(块172)。计算机28然后反向步进缓存器中的一个位置(块174)，并且确定位置是否小于“0”(块176)。如果位置小于“0”，则把BUFFER_POSITION设置到(n-1)，从而查找从缓存器的顶部继续(块178)。增大LOOP_COUNT(块180)。计算机28确定是否已经读在缓存器中的所有位置(块182)。如果剩下没有读的位置，则计算机28继续从块166执行。当LOOP_COUNT=n时，READING_NUM与在缓存器中最靠近BD_SETPOINT的读数的位置相对应。击穿电压由BUFFER[READING_NUM]给出(块184)。
按照本发明的另一个实施例，一个系统为高压系统中的峰值电压和均方根(RMS)电压的同时数字测量而提供。高压测试规范建议对于高压测量使用等效于直流(DC)加热效应的RMS电压或峰值换算到RMS电压(即峰值/( ))。如果测量的高压信号是理想的正弦波，则两种测量是相同的。然而，在实际高压系统中，高压信号不是理想的正弦波，并且两种测量彼此不一致。使用的两种测量之一是否优于另一种测量取决于进行的测试。都使用纯模拟过程测量这些参数把不准确性引入到高压系统中。对于峰值测量，设计峰值捕获电路以提供足够的精度。另一方面，对于RMS测量，提出了设计问题，如转换器稳定到最终值所要求的长安定时间和对输入变化的缓慢响应。因此对于在闭环控制系统中的电压反馈，模拟系统的使用是不希望的。
按照本发明，使用一种数字处理系统189同时测量峰值电压和RMS电压。输入电压相对于线路频率以高速率数字化。用于数字处理的硬件和软件的组合用来测量高压信号的峰值换算到RMS电压和真实RMS电压。
参照图16，来自一个高压传感器190的信号使用一个放大器192缓存，并且提供给一个ADC 194的输入。ADC 194以比高压线路频率高得多的频率抽样(例如比线路频率快100倍)，以保证以足够精度捕获波形的峰值。ADC 194的输出提供到一个数据寄存器196，并且提供到一个数值比较器198。数据寄存器196的输出也提供给数值比较器198。数值比较器198向控制逻辑电路200指示分别在数据寄存器196和数值比较器198中的两个值的哪一个具有最大数值。峰值检测最好以在以上描述的与按照本发明的实施例相同的方式实现。如果ADC 194的输出大于数据寄存器196中存储的值，则数字处理系统189编程为把ADC 194的输出写到数据寄存器196中。数据寄存器196指示峰值。当读数据寄存器196时，提供控制逻辑电路200以保证清除数据寄存器196而准备下次使用。通过以等于或慢于线路频率的速率读寄存器196，系统189的峰值数值输出指示高压信号的峰值，因为最后读该峰值。
为了读真实的RMS值，与硬件结合提供软件以计算RMS至峰值因数。硬件包括一个以线路频率的某一倍数运行的时钟源。时钟源能从由高压信号驱动的平方电路202得到，该高压信号然后驱动锁相环系统204，以便把线路频率乘以一个已知量n。时钟信号然后用来驱动存储输入波形的n个试样的存储器206。按照软件，计算机28周期地读取提供n个电压的存储器206的内容。n个电压相结合以使用如下计算给出用于波形的峰值至RMS换算因数f=1nVpk×Σk=0k=n-1Vk2]]>其中Vpk是从峰值数值输出读时在循环中的最大电压，Vk是在存储器位置k记录的电压，及n是与线路频率倍增因数对应的存储器位置的数目。对于任何具体的主循环，以这里公开的方式使用数字处理系统189和计算机28能计算峰值电压和RMS电压。在通常的使用中，不必计算每个循环的峰值至RMS换算因数f，因为波形基于每个循环不变。因数f而是能每秒或每隔一秒重新计算而精度不会显著降低。
尽管已经选择了各种实施例来说明本发明，但熟悉本专业的技术人员将会理解，其中能进行各种变更和修改而不脱离在所附权利要求书中所限定的本发明的范围。
权利要求
1．一种用来测量跨过试样电气装置的电压的电压测量系统，包括一个放大器，连接到所述试样电气装置上，用来放大经所述交流源在所述试样电气装置的输出处出现的信号；一个数字转换器，连接到所述放大器上，用来数字转换所述信号，所述信号包括脉冲；一个数字峰值检测器，连接到所述数字转换器上并且包括一个捕获存储器装置，所述数字峰值检测器编程成产生脉冲捕获窗口、确定所述信号的极性变化、及按照所述脉冲捕获窗口和所述信号的极性控制何时把与在所述脉冲捕获窗口的至少一个中出现的所述脉冲的至少一个有关的数据存储在所述捕获存储器装置中；及一个均方根存储器装置，用来以预定间隔存储所述信号的采样。
2．根据权利要求1所述的电压测量系统，进一步包括一个平方电路；和一个乘法器，连接到所述平方电路的输出和所述均方根存储装置的输入上，所述乘法器产生与所述信号的线路频率有关的时钟信号并且把所述时钟信号提供到所述均方根存储器装置，以控制所述均方根存储器装置何时存储所述采样。
全文摘要
提供一种同时测量峰值电压和均方根电压的电压测量系统。该电压测量系统采用一个用于峰值电压测量的数字峰值检测电路(22)。该电压测量系统采用一个用来以与线路频率倍增因数相对应的预定间隔存储电压信号的试样的存储器装置(24)。在存储器装置中的试样然后用来计算均方根电压。
文档编号G01R19/25GK1303481SQ98814156
公开日2001年7月11日 申请日期1998年10月16日 优先权日1998年6月10日
发明者蒂莫西·J·福希特, 尼尔·S·福里 申请人:哈贝尔公司