光电子能谱仪信号源的制作方法
【技术领域】
[0001]本发明涉及一种光电子能谱仪信号源，属于仪器仪表技术领域。
【背景技术】
[0002]光电子能谱仪(photoelectron spectrograph)利用光电效应测出光电子的动能及其数量的关系，由此来判断样品表面各种元素含量的仪器。可分析固、液、气样品中除氢以外的一切元素。还可研究原子的状态、原子周围的状况及分子结构，在表面化学分析、分子结构、催化剂、新材料等研究领域中已得到应用。
[0003]由于光电子能谱仪正常工作还需要额外的四路信号源，其中三路3-5V TTL电平输出用于控制内部加速器的开关，一路28V输出用于控制后级阀门的开关。并且所需信号要求很高，信号频率、相位、脉宽都要可调，通道间的匹配十分严格，各通道的相位差在几十纳秒级别，并且脉冲阀所需的信号功率非常大，最高达12W。现有的仪器需要从国外进口，价格十分昂贵，本发明可以解决现有的技术以及成本问题。
【发明内容】
[0004]本发明的目的在于，提供一种光电子能谱仪所需要的信号源。提供四路输出，其中三路3-5V TTL电平输出和一路28V高压输出，并且每一路信号的频率、相位、脉宽和脉冲数均独立可调，调节精度在十纳秒级别。
[0005]为解决上述技术问题，本发明采用如下的技术方案:一种信号源，包括=SDRAM存储器、FLASH存储器、显示屏、FPGA芯片、电源功率放大器、红外接收头以及uC / OS II操作系统。
[0006]上述信号源中，所述的FPGA芯片包括:红外接收头接口，FLASH控制器接口，两个PLL时钟倍频模块，一个液晶屏控制接口，一个N1S II处理器，一个4通道64位的SPI接收器，4个信号发生器，4个输出计数器。两个PLL时钟倍频模块分别为N1S II处理器和4个信号发生器提供高频时钟，N1S II处理器与SPI接收器相连控制信号发生器，信号发生器与输出计数器相连控制输出脉冲个数。
[0007]上述信号源中，还包括:一个SDRAM存储器和一个FLASH存储器，SDRAM为N1S II处理器提供内存，保证系统高速稳定运行。FLASH用于存储用户设定好的数据。
[0008]上述信号源中，所述的显示屏采用TFT彩色显示器，TFT (Thin Film Transistor)LCD即薄膜场效应晶体管LCD，是有源矩阵类型液晶显示器中的一种，价格便宜，性能好，色彩多样。
[0009]上述信号源中，还包括:液晶屏背光驱动电路，液晶屏背光驱动电路与液晶屏相连，液晶屏背光驱动电路为升压电路。由于液晶屏背光需要20V以上的电压驱动，采用液晶屏背光驱动电路后，从而可以克服电源电压小，无法驱动液晶屏的缺点。
[0010]上述信号源中，还包括液晶屏控制器，由一片CPLD和2片SRAM构成。CPLD用于构建液晶屏所需的驱动模块，采用标准的8 / 16位8080总线接口方式，超高的30MHz无等待总线读写速度，单点读写周期高达50ns，可以和任何高速系统连接。SRAM作为CPLD的缓存，采用两片SRAM可以实现双层显示，读写任意一层不会影响其它层内容，大大降低软件工作量。
[0011]上述信号源中，还包括:一个触摸屏和一个触摸屏控制器，采用高分辨率的触摸屏控制器控制四线电阻屏，该触摸屏控制器具有12位分辨率，对于大部分显示屏完全可以精确到每个像素点。
[0012]上述信号源中，还包括:四路功率放大器，其中三路为3-5V TTL电平输出，一路为28V电压输出。功率放大器均采用缓冲器和MOSFET驱动器构成。每路缓冲器包含两个同相缓冲门，其中一个作为信号缓冲，另外一个用于控制MOSFET的驱动器的使能端，兼有隔离的作用。MOSFET驱动器采用互补的大电流场管，输出电流大，带负载能力强，可以使信号的跳变沿时间变得很短。
[0013]上述信号源中，还包括:一个红外接收头，红外接收头作为辅助输入设备，可以搭配红外遥控器实现遥控功能。
[0014]上述信号源中，所述电源采用32V适配器输入，经过电源稳压器后产生五路不同的输出电压。其中28V电源为28V功率放大器供电，最大电流可达3A，一路5V电源为TTL功率放大器和液晶屏供电，还有3.3V、2.5V和1.2V各一路，分别为FPGA、SDRAM、FLASH等外围设备供电。
[0015]上述信号源中，还包括:一个N1S II处理器，N1S II为32位RSIC嵌入式处理器。N1S II系列软核处理器是Altera的第二代FPGA嵌入式处理器，其性能超过200DMIPS。本系统中在N1S II处理器里面集成了 6个GP10，两路SPI控制器，两路PWM发生器，一个8080总线接口的液晶屏控制器，一个遥控接收端口，一个EPCS控制器和一个SDRAM控制器。
【附图说明】
[0016]图1是信号源的系统结构示意图；
[0017]图2是信号源中的显示屏结构示意图；
[0018]图3是FPGA内部硬件架构示意图；
[0019]图4是N1S II处理器内部总线架构示意图。
[0020]实施方式
[0021]FPGA采用ALTERA公司的低成本Cyclone IV系列FPGA作为核心，在其内部建立信号发生器单元以及N1S II处理器。信号输出采用FPGA的端口模拟，外接功率放大器增加信号的输出功率。
[0022]采用大容量的SDRAM提供N1S II的运行空间，虽然用FPGA内部的存储器也可以构建内部RAM，但是存储器容量有限，不能运行较大的程序。因此外接大容量的SDRAM以保证系统稳定运行。
[0023]功率放大器采用一个缓冲器和一个大电流MOS驱动器构成，每个缓冲器包含两个缓冲门，其中一个缓冲门作为信号通道，其输出端连接MOSFET驱动器的信号输入端，另外一个缓冲门作为使能端缓冲，连接到MOSFET的使能端。
[0024]显示屏采用高分辨率的真彩IXD，接口为数字VGA接口，因此需要构建VGA驱动器。VGA驱动器采用CPLD，在其内部构建VGA驱动模块，外接2片SRAM作为缓存，可以双层显示。驱动器采用标准的