一种高速串行数据的包络检测器的制造方法
【技术领域】
[0001] 本发明涉及包络检测器领域，更具体地涉及一种高速串行数据的包络检测器。
【背景技术】
[0002] 包络检测器通常被用于判断差分数据的幅度是否达到了设定的阔值，若差分数据 的幅度超过了阔值，其包络检测器输出有效电平，反之，若差分数据的幅度未达到阔值，其 包络检测器输出无效电平，对于高速串行数据的包络检测器，通常需要很大的带宽和很高 的增益，现有的包络检测器一般仅是对高速串行数据的单边电平进行检测，不能跟随高速 串行数据的共模变化，导致其检测效果大大降低，若其高速串行数据出现了共模电压偏移， 其检测结果甚至可能出错，若如果能对高速串行数据的双边电平进行检测，同时跟踪其共 模变化，其检测效果会大大提高。
[0003] 因此，有必要提供一种能够同时对高速串行数据的双边电平进行检测的包络检测 器。
【发明内容】
[0004] 鉴于W上内容，有必要提供一种高速串行数据的包络检测器，该包络检测器额可 对高速串行数据的双边电平进行检测，且能动态跟随高速串行数据的共模电压。
[0005] -种高速串行数据的包络检测器，所述高速串行数据的包络检测器包括一第一电 阻、一与所述第一电阻串联的第二电阻、一与所述第一电阻并联的第H电阻、一与所述第H 电阻串联的第四电阻、一与所述第H电阻相连的第一电流源、一与所述第四电阻相连的第 二电流源、一第一比较器、一第二比较器、一与所述第一比较器相连的第一反相器、一与所 述第二比较器相连的第二反相器、一与所述第一反相器及所述第二反相器相连的或口、一 正信号输入端、一负信号输入端及一信号输出端，所述第一电阻和所述第二电阻检测从所 述正信号输入端和所述负信号输入端输入的差分信号的共模电压，所述第H电阻、所述第 四电阻、所述第一电流源和所述第二电流源将所述共模电压进行电压上下偏移，W设定其 双边的阔值电压，所述第一比较器、所述第二比较器、所述第一反相器、所述第二反相器和 所述或口将所述差分信号和所述双边的阔值电压进行比较，得到检测结果，并输出至所述 信号输出端。
[0006] 相对现有技术，本发明一种高速串行数据的包络检测器，通过动态跟随高速串行 信号的共模电压，对高速串行信号的双边电压进行检测，实现了对高速串行信号的快速检 巧||，即使高速串行信号的共模电压出现偏移，所述包络检测器也能准确的检测。
【附图说明】
[0007] 图1为本发明一种高速串行数据的包络检测器较佳实施方式的电路图。
【具体实施方式】
[000引现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如 上所述，本发明提供了一种高速串行数据的包络检测器，可对高速串行数据的双边电平进 行检测，且能动态跟随高速串行数据的共模电压。
[0009] 请参考图1，图1为本发明一种高速串行数据的包络检测器的电路框图。如图1 所示，一种高速串行数据的包络检测器，包括一第一电阻R1、一第二电阻R2、一第H电阻 R3、一第四电阻R4、一第一电流源II、一第二电流源12、一第一比较器CMP1、一第二比较器 CMP2、一第一反相器INV1、一第二反相器INV2、一或口 OR、一正信号输入端INP、一负信号输 入端I順、一信号输出端OUT ;所述第一电阻R1和所述第二电阻R2用于检测从所述正信号 输入端INP、所述负信号输入端I順输入的差分信号的共模电压VCM，所述第立电阻R3、所 述第四电阻R4、所述第一电流源11和所述第二电流源12用于实现将所述共模电压VCM进 行电压上下偏移，W设定其双边的阔值电压VP和VN，所述第一比较器CMP1、所述第二比较 器CMP2、所述第一反相器INV1、所述第二反相器INV2和所述或口 OR将所述差分信号和所 述双边的阔值电压进行比较，W得到检测结果，并输出至所述信号输出端OUT。所述正信号 输入端INP、所述第一电阻R1的一端和所述第一比较器CMP1的正输入端共同连接，所述负 信号输入端I順、所述第二电阻R2的一端和所述第二比较器CMP2的负输入端共同连接，所 述第一电阻R1的另一端、所述第二电阻R2的另一端、所述第H电阻R3的一端和所述第四 电阻R4的一端共同连接；所述第H电阻R3的另一端、所述第一比较器CMP1的负输入端和 所述第一电流源11的一端共同连接，所述第一电流源11的另一端与电源端VCC相连，所述 第四电阻R4的另一端、所述第二比较器CMP2的正输入端和所述第二电流源12的一端共同 连接，所述第二电流源12的另一端与接地端GND相连；所述第一比较器CMP1的输出端Vol 与所述第一反相器INV1的输入端相连，所述第一反相器INV1的输出端与所述或口 OR的一 输入端相连，所述第二比较器CMP2的输出端Vo2与所述第二反相器INV2的输入端相连，所 述第二反相器INV2的输出端与所述或口 OR的另一输入端相连，所述或口 OR的输出端与所 述信号输出端OUT相连。
[0010] 设定所述第一电阻R1和第二电阻R2的阻值相等，则VCM为共模电压，设定所述正 信号输入端INP输入的信号为Vip，所述负信号输入端1順输入的信号为Vin，则其共模电 压VCM为：
[0011]
【主权项】
1. 一种高速串行数据的包络检测器，其特征在于，所述高速串行数据的包络检测器包 括一第一电阻、一与所述第一电阻串联的第二电阻、一与所述第一电阻并联的第三电阻、一 与所述第三电阻串联的第四电阻、一与所述第三电阻相连的第一电流源、一与所述第四电 阻相连的第二电流源、一第一比较器、一第二比较器、一与所述第一比较器相连的第一反相 器、一与所述第二比较器相连的第二反相器、一与所述第一反相器及所述第二反相器相连 的或门、一正信号输入端、一负信号输入端及一信号输出端，所述第一电阻和所述第二电阻 检测从所述正信号输入端和所述负信号输入端输入的差分信号的共模电压，所述第三电 阻、所述第四电阻、所述第一电流源和所述第二电流源将所述共模电压进行电压上下偏移， 以设定其双边的阈值电压，所述第一比较器、所述第二比较器、所述第一反相器、所述第二 反相器和所述或门将所述差分信号和所述双边的阈值电压进行比较，得到检测结果，并输 出至所述信号输出端。
2. 根据权利要求1所述的高速串行数据的包络检测器，其特征在于，所述正信号输入 端、所述第一电阻的一端和所述第一比较器的正输入端共同连接，所述负信号输入端、所述 第二电阻的一端和所述第二比较器的负输入端共同连接。
3. 根据权利要求2所述的高速串行数据的包络检测器，其特征在于，所述第一电阻的 另一端、所述第二电阻的另一端、所述第三电阻的一端和所述第四电阻的一端共同连接，所 述第三电阻的另一端、所述第一比较器的负输入端和所述第一电流源的一端共同连接，所 述第一电流源的另一端与电源端相连。
4. 根据权利要求3所述的高速串行数据的包络检测器，其特征在于，所述第四电阻的 另一端、所述第二比较器的正输入端和所述第二电流源的一端共同连接，所述第二电流源 的另一端与接地端相连。
5. 根据权利要求4所述的高速串行数据的包络检测器，其特征在于，所述第一比较器 的输出端与所述第一反相器的输入端相连，所述第一反相器的输出端与所述或门的一输入 端相连，所述第二比较器的输出端与所述第二反相器的输入端相连，所述第二反相器的输 出端与所述或门的另一输入端相连，所述或门的输出端与所述信号输出端相连。
【专利摘要】一种高速串行数据的包络检测器，包括一第一电阻、一第二电阻、一第三电阻、一第四电阻、一第一电流源、一第二电流源、一第一比较器、一第二比较器、一第一反相器、一第二反相器、一与第一反相器及第二反相器相连的或门、一正信号输入端、一负信号输入端及一信号输出端，第一电阻和第二电阻检测从正信号输入端和负信号输入端输入的差分信号的共模电压，第三电阻、第四电阻、第一电流源和第二电流源将共模电压进行电压上下偏移，以设定其双边的阈值电压，第一比较器、第二比较器、第一反相器、第二反相器和或门将差分信号和双边的阈值电压进行比较，得到检测结果，并输出至信号输出端。本发明实现了对高速串行信号的快速检测。
【IPC分类】G01R19-25
【公开号】CN104569563
【申请号】CN201310474418
【发明人】不公告发明人
【申请人】苏州驰芯微电子科技有限公司
【公开日】2015年4月29日
【申请日】2013年10月12日