专利名称：包络检测器与相关方法
技术领域：
本发明是有关于一种包络检测器与相关方法，且特别是有关于一种低成本、电路架构简单、低功耗、小面积且适用于高频宽差动信号静噪检测的包络检测器与相关方法。
背景技术：
在现代通信系统中，普遍具有一分辨输入信号为一携载有效数据的应处理信号或噪声的机制。一般来说，一通信系统芯片的输出入介面会经由缆线及/或电路板上的走线耦接芯片外的其他电子装置/电路/芯片，以接收其他电子装置/电路/芯片传来的数据/讯息。举例而言，通信系统芯片的输出入介面可以设有一输入端，例如一对差动输入接垫，以接收差动传输的数据(如信息及/或数位酬载)。通信系统芯片针对输入端上的信号电位(如电压电位)进行静噪检测 (squelchdetection)，以分辨输入端上的信号是否携载有效的数据。当远端电子装置/电路/芯片未传输数据，或者当远端电子装置已经和通信系统芯片的输入端中断缆线连接时，芯片输入端上的信号就只有噪声，而噪声不会携载任何有意义的数据。因此，通信系统芯片中会设置静噪检测器，耦接输入端，以对输入端进行静噪检测，分辨输入端上的信号是噪声或是真正的数据。静噪检测器会提供一静噪检测信号反应检测结果；若输入端上的信号携载有真正的数据，通信系统芯片中负责解读数据的数位数据电路就可依据静噪检测信号的指示开始解读(撷取)信号中的数据。请参考图I与图2 ;图I示意的是一已知静噪检测器10，图2以图I中相关信号的波形时序来说明静噪检测器10的运作，各波形的横轴为时间，纵轴为信号电位大小。静噪检测器10设有一加总与减算(summing and subtraction)电路12、一参考电位产生器14、一混合器(mixer) 16、一比较器18、一取样电路20与一支援电路22。支援电路22中包括时钟脉冲产生器24、偏压(bias)电路26与电压调节器(regulator) 28等等。已知静噪检测器10的运作可说明如下。加总与减算电路12接收输入端的信号Vin ;举例而言，信号Vin中可以包括一对差动信号，在图2中分别以实线与虚线波形代表。参考电位产生器14产生多组量化参考电位，加总与减算电路12依据信号Vin的电位与量化参考电位产生差动的信号Vinl与Vin2。信号Vinl对应信号Vin，信号Vin2则为静噪比对的参考信号。混合器16对信号Vinl与Vin2进行混合(如乘算)等运作，进行强制信号放大以产生信号Vinc与参考电位VrefO。信号Vinc对应信号Vin的波形，参考电位VrefO则是一固定的包络比对基准。比较器18对信号Vinc与参考电位VrefO进行比较，以信号Vcp反应比较结果；举例而言，当信号Vinc高于参考电位VrefO时,信号Vcp为高电位，反之则为低电位。取样电路20则依据一取样时钟脉冲CKS对信号Vcp进行高速取样，以依据取样得出一连续静噪检测信号，用以判断信号Vin是否为携载有真正数据的应处理的信号；例如说，若取样连续为高电位且持续超过一定时间，则判断信号Vin中携载有数据。在已知静噪检测器10中，加总与减算电路12为产生静噪比对的参考，需使用大量的电阻形成分压网路，此一设置不仅功耗高，也会占用大量的布局面积。为支援加总与减算电路12的运作，支援电路22中也必须设置电压调节器28与偏压电路26以产生固定电压的电位。同时，混合器16对信号进行乘算放大，也耗用大量的功率。再者，比较器18也必须是一个高速的比较器。在现代的输出入介面技术中，为增加数据/讯息的传输速率，会以高频宽的信号携载高速的数据/讯息。由于比较器18需针对高频信号进行比对而送出高频的比较结果，故比较器18需以高速比较器实现；而高速比较器同样有功耗高、面积大的缺点。类似地，由于取样电路20要对比较器18的高速比较结果进行取样，以经由取样结果的累积判断静噪，故取样电路20需运作于更高速的取样时钟脉冲，因此消耗大量的功率。为了支援取样电路20的运作，支援电路22中还要设置时钟脉冲产生器24以产生高频的取样时钟脉冲CKS，进一步增加功率与面积的消耗。而且，依据取样来判断静噪也容易发生误判。芯片的输入端会经由缆线及/或电路板走线而耦合到各种噪声与干扰。举例而言，当远端电子装置刚经由缆线而连接至输入端时，会有一暂态被传输至芯片的输入端。对输入端上以差动输入接垫接收的一对差动信号而言，此暂态会同相地同时耦合至这两个互 为差动的信号，影响差动信号的共模部份。此时，互为差动的两个信号都会因暂态而增大。由于已知静噪检测器10是以固定参考电位的比对进行静噪检测，故会因暂态的高电位而将暂态判断为数据，并使数位数据电路开始对输入端信号进行数据解读。然而，无论输入端的信号中是否有携载数据，由于信号已经受到暂态影响而失真；即使进行数据解读，取得的数据也都是错误的。换句话说，已知静噪检测器10无法有效排除共模噪声/暂态的影响。
图I绘示了一已知静噪检测器。图2示意了图I静噪检测器的运作。图3绘示的是依据本发明一实施例的包络检测器配置于一芯片中的示意图。图4示意的是依据本发明一实施例的包络检测器。图5绘示的是图4包络检测器依据本发明一实施例的运作示意图。图6绘示的是图4比较模块依据本发明一实施例的运作示意图。图7绘示的是图4比较器依据本发明一实施例的运作示意图。图8绘示的是图4比较模块依据本发明一实施例搭配一带隙参考电压源的示意图。主要元件符号说明10:静噪检测器12:加总与减算电路14:参考电位产生器16:混合器18 比较器20:取样电路22 :支援电路24:时钟脉冲产生器26:偏压电路
28 电压调节器30 :芯片32 电子装置34a-34b :缆线36:电路板38 :封装40 :包络检测器 42a-42b、44a_44b 电流源46a_46b:缓冲电路48a~48b :积分器50:转移电路52-56 :负载电路58 比较器60:分压电路62:比较模块64 :模拟区块66 :数位区块68:带隙参考电压源TXP、TXM:输出端PDp、PDm、PdO :接垫Vcc、G、VC0M、Vbg :电压Vin、Vinl、Vin2、Vine、Vcp, Vref、Vinp、Vinn、OUT、Vrefi、VP、VN、Venv, OUTa :信号VrefO :参考电位CKS :取样时钟脉冲II、12、la、lb、Ig :电流dl:差异电流na、nn、np、nl_n8、nc :节点Pla-Plb、P2a-P2b、Nl_N2 :晶体管C1、C2:电容Rtl_Rt2、Rsl_Rs2、Rla-Rib、R2a_R2b、Rg> R 电阻dV、dVT:电压差t、tl、tip、t2、t2p :时点Va、VaT:幅度T1、T2:延迟时间
发明内容
相较于噪声的较小振幅，数据会以较大的振幅被携载于信号中。因此，可针对输入端信号的包络(envelope)进行电位大小的比对，以作为静噪检测的依据。本发明即是要提出一种可应用于静噪检测的包络检测器与相关方法，其可克服已知技术的缺点。本发明的目的之一是提供一种包络检测器，用以对一对差动信号进行静噪检测并提供一对应的静噪检测信号。包络检测器包括一分压电路与一比较模块。分压电路依据差动信号间的加总(如即时加总与平均)提供一即时参考信号；针对与参考信号与差动信号相关的第一比较信号与第二比较信号，比较模块比较第一比较信号与第二比较信号以产生静噪检测信号。其中，第一与第二比较信号为低频信号；例如说，第一与第二比较信号的频率范围低于该对差动信号的频率范围。一实施例中，比较模块包括一转移电路、第一至第三负载电路、一比较器、第一与第二积分器，以及第一与第二缓冲电路。转移电路耦接于一第一节点与一第二节点，用以依据差动信号与参考信号提供一差异电流。第一负载电路耦接第一节点与第三节点，包含一第一电阻，用以依据差异电流于第一电阻形成的电压而于第三节点提供一第一比较信号。第二负载电路耦接第二节点与第四节点，包含一串接电阻，用以依据差异电流于串接电阻形成的电压而于第四节点提供一第二比较信号；串接电阻与第一电阻的电阻值相异。比较器耦接第三节点与第四节点，用以比较第一比较信号与第二比较信号以产生静噪检测信号。 第三负载电路耦接于第三节点与一第五节点。第三负载电路包括一第二电阻，第一电阻与第二电阻的电阻值总和等于串接电阻的电阻值。第一积分器耦接于第五节点与一第七节点，用以积分第一输入信号以产生一第一积分结果；第一输入信号相关于差动信号。第二积分器耦接于第四节点与一第八节点，用以积分一第二输入信号以产生一第二积分结果；第二输入信号相关于即时参考信号。其中，第一积分结果相关于第一比较信号，第二积分结果相关于第二比较信号。而转移电路依据第一积分结果与第二积分结果提供差异电流。第一缓冲电路具有一对第一输入端与一第一稱接端，用以依据该对差动信号产生第一输入信号；成对的第一输入端分别耦接成对的差动信号，第一耦接端耦接第一积分器。第二缓冲电路具有一第二输入端与一第二耦接端，分别耦接即时参考信号与第二积分器，用以依据即时参考信号产生第二输入信号。一实施例中，第一缓冲电路包括一对第一晶体管，成对的栅极分别耦接于成对的第一输入端，漏极耦接于第一耦接端，源极耦接于第一节点。第二缓冲电路包括一对第二晶体管，栅极耦接于第二输入端，漏极耦接于第二耦接端，源极耦接第二节点。一实施例中，第一积分器设有一第一积分晶体管与一第一电容；第一积分晶体管的漏极与栅极分别耦接第五节点与第七节点，第一电容则耦接于第五节点与第七节点。第二积分器设有一第二积分晶体管与一第二电容。第二积分晶体管的漏极与栅极分别耦接第四节点与第八节点；第二电容则耦接于第四节点与第八节点。一实施例中，比较模块更设有第一至第四电流源，分别耦接第一、第二、第七与第八节点。第一电流源与第三电流源的电流差异等于第二电流源与第四电流源的电流差异。本发明的另一目的是提供一种包络检测器，用以对一对差动信号进行静噪检测以产生一对应的静噪检测信号，包含一分压电路与一比较模块。分压电路用以依据该对差动信号的共模部分产生一即时参考信号。比较模块用以比较即时参考信号与该对差动信号的一包络的一包络电位，以进行静噪检测并产生静噪检测信号。其中，即时参考信号与该对差动信号的包络为低频信号。比较模块包括一积分电路与一数位区块。积分电路具有积分效果之一节点，用 以累积一积分信号；积分信号相关于该对差动信号的包络电位与该即时参考信号之间的差异。当积分信号大于一相关于对差动信号的一预设值时，数位区块反转静噪检测信号的逻辑电平。本发明的又一目的是提供一种进行包络检测的方法，施用于本发明静噪检测器，用以对一对差动信号中进行静噪检测以产生一对应的静噪检测信号，包括依据该对差动信号间的差异产生一即时参考信号；以及，针对和即时参考信号及差动信号相关的第一比较信号与第二比较信号，比较第一比较信号与第二比较信号以产生静噪检测信号。其中，第一与第二比较信号为低频信号。即时参考信号相关于差动信号对的即时加总与平均。为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下
具体实施例方式请参考图3，其依据本发明一实施例的包络检测器40配置于一芯片(集成电路、晶粒)30中的示意图。芯片30被封装于封装38中，并被安装于电路板(如一印刷电路板)36上。远端电子装置32经由一对差动输出端TXP与TXM而向芯片30输出差动数据。输出端TXP> TXM分别经由缆线34a、34b耦接至电路板36的连接器，再经由电路板上的走线、封装38的接脚与打线(bonding)而耦接至芯片30的一对差动输入接垫PDp与PDm，而芯片30中设置的包络检测器40即是针对接垫PDp与PDm上的一对差动信号Vinp与Vinn进行静噪检测，并提供一信号OUT作为静噪检测信号。包络检测器40的信号OUT可以和芯片30中负责解读数据的数位数据电路(未绘示)搭配；数位数据电路可依据信号OUT的指示开始/停止解读(撷取)信号中的数据(讯息及/或酬载)。芯片30另设有一接垫PdO (如一电源接垫)，耦接一电压VCOM (例如一直流电压)，以提供一信号Vref ;接垫PdO与H)p、PdO与PDm之间分别设有两相互匹配的电阻Rt I与Rt2。电阻Rtl与Rt2为缆线34a与34b的终端(terminal)电阻；举例而言，电阻Rtl与Rt2的电阻值可以是50欧姆。电阻Rtl与Rt2也会将信号Vref分别耦合至信号Vinp与Vinn,为这对差动信号提供一共模电压。请参考图4，其所示意的是本发明一实施例的包络检测器40。包络检测器40中设有一分压电路60与一比较模块62。分压电路60依据差动信号Vinp与Vinn间的即时加总平均提供一信号Vrefi (即一即时参考信号)。针对与参考信号Vrefi及差动信号Vinp/Vinn相关的信号VP与VN，比较模块62比较信号VP与VN以产生静噪检测信号OUT。在图4实施例中，分压电路60设有两电阻Rsl与Rs2 ;电阻Rsl耦接于节点np与na间，电阻Rs2则耦接于节点nn与nb间。电阻Rsl与Rs2可以是相互匹配、电阻值相等的电阻，节点np与nn则分别耦接信号Vinp与Vinn ;因此，分压电路60在节点na提供的信号Vrefi就等于信号Vinp与Vinn的即时加总平均。也就是说，信号Vrefi即为差动信号对Vinp与Vinn的共模部份。由于比较模块62是基于信号Vrefi而针对信号Vinp、Vinn进行包络电位大小的比对，故可有效排除共模部份中的暂态影响。于本发明一实施例中，电阻Rsl与Rs2的电阻值可以是电阻Rtl、Rt2的十数倍至数十倍，不会影响电阻Rtl、Rt2作为终端电阻的功能。
请参考图5，其比较模块62依据本发明一实施例的运作示意图。信号Vinp与Vinn的共模部份会被分压电路60撷取为信号Vrefi ;信号Vinp与Vinn的包络则可用一信号Venv代表。于本发明一实施例中，比较模块62比较信号Venv与信号Vrefi间的偏离幅度(以幅度Va代表)以进行静噪检测；当幅度Va较小(例如小于一临界幅度时)，代表包络未大幅偏离差动信号Vinp、Vinn的共模部份，可判断信号Vinp、Vinn中仅为噪声。相对地，当幅度Va较大(大于临界幅度)，就可判断信号Vinp、Vinn中已经携载有数据。由于差动信号对Vinp与Vinn会随着共模部份起伏变动，包络的信号Venv也就会随着信号Vrefi起伏变动，让信号Venv与信号Vrefi间的偏离幅度Va能够真正地追随信号Vinp与Vinn的差动部份，不会受到共模部份的暂态影响。举例而言，在图5中的时点t之前，信号Vinp与Vinn均耦合到一暂态，使其共模部份向上漂移，信号Vinp与Vinn的电位皆变大。在已知技术中，由于其是以固定参考电位的比对进行静噪检测，故会因信号Vinp与Vinn的较高电位而误判信号Vinp与Vinn已经携载数据。相较之下，本发明依据幅度Va进行静噪判断，故可有效排除共模部份的暂态影响。由图5亦可看出，即使信号Vinp、Vinn是高频、高时钟脉冲、高数据速率的信号，但 其包络对应的信号Venv与共模部份对应信号Vrefi都是变化缓慢的低频信号，故比较模块62只需进行低频信号的比对，不需使用高频比较器。请再度参考图4 ;在图4实施例中，比较模块62设有两缓冲电路46a与46b、两积分器44a与44b、转移电路50、负载电路52、54与56，四个电流源42a、42b、44a与44b，以及一比较器58。缓冲电路46a (第一缓冲电路)设有一对晶体管Pla与Plb，其可为p通道金氧半晶体管(pMOS)。缓冲电路46a的电路架构类似于源极随稱器(sourcefollower);晶体管Pla与Plb的栅极形成一对输入端，分别耦接信号Vinp与Vinn ;漏极于节点n7耦接积分器48a，源极则耦接于节点nl。对称地，缓冲电路46b (第二缓冲电路)可由一对晶体管P2a与P2b实现，其可为P通道金氧半晶体管。晶体管P2a与P2b的栅极为输入端，共同耦接信号Vrefi，漏极于节点n8耦接积分器48b，源极则耦接于节点n2。晶体管Pla、Plb、P2a与P2b可以是相互匹配的。积分器48a (第一积分器)耦接于节点n7与n5，依据信号Vinp、Vinn进行积分，使节点π5上的电压可作为一积分信号以反应积分结果；等效来说，积分器48a亦是一低通滤波器。在图4所不的实施例中,积分器48a设有一晶体管NI (第一积分晶体管)与一电容Cl (第一电容)。晶体管NI可以是一 η通道金氧半晶体管(nMOS)，其漏极、栅极与源极分别耦接节点n5、n7与电压G(如一地端电压)。电容Cl则耦接于节点n5与n7。由于电容Cl耦接在晶体管NI的栅极与漏极间，可在积分器48a中发挥米勒效应(Miller effect)，以晶体管NI的转导(transconductance,常记为gm)来放大电容Cl提供的电容值,增强积分器48a的积分功能，使其低通频宽更窄。等效上来说，即使电容Cl是一个小面积的电容，也可以应用米勒效应提供足够的低通滤波效果，使积分器48a可以滤去信号Vinp、Vinn的包络中的高频噪声与干扰(例如数据切换，transition)。积分器48b (第二积分器)耦接于节点n4与n8，依据信号Vrefi进行积分，使节点n4上的电压可作为I积分信号以反应积分结果。对称于积分器48a,积分器48b设有一晶体管N2(第二积分晶体管)与一电容C2(第二电容)。晶体管N2可以是η通道金氧半晶体管，其漏极、栅极与源极分别耦接节点n4、n8与电压G。电容C2则耦接于节点n4与节点n8。晶体管NI与N2可以是相互匹配的，电容Cl与C2可以是相互匹配的。电流源42a与42b (第一与第二电流源)可以是相互匹配的，两者均提供电流II。电流源42a耦接于电压Vcc与节点nl之间；对称地，电流源42b耦接于电压Vcc与节点n2之间。电压Vcc可以是一直流的工作电压，其电压值大于电压G。电流源44a与44b(第三与第四电流源)可以是相互匹配的，同样提供电流12。电流源44a耦接于节点n7与电压G之间，电流源44b则耦接于节点n8与地端电压G之间。电流源42a与电流源44a的电流差异(11-12)等于电流源42b与电流源44b的电流差异。转移电路50中设有一电阻R，耦接于节点η I与节点η2之间，用以依据输入缓冲电路46a之信号Vinp、Vinn及缓冲电路46b的信号Vrefi所造成节点nl及n2间的电压差提供一差异电流dl。负载电路52(第一负载电路)耦接于节点nl与n3之间，依据差异电流dl于一电阻Rla形成的电压而于节点n3提供一信号VP (第一比较信号)。负载电路54 (第二负载电路)耦接于节点n2与n4之间，依据差异电流dl于一串接电阻形成的电压而于节点π4提供一信号VN(即第二比较信号)；此串接电阻系由节点η2与η6间的电阻Rlb以及·节点η6与η4间的电阻R2b串联而成。负载电路56(第三负载电路)则耦接于节点n3与节点n5之间，设有一电阻R2a。于本发明一实施例中，电阻Rla与Rlb匹配，电阻值均等于Rl ；电阻R2a则与R2b匹配，电阻值均为R2。也就是说，电阻Rla与R2a的电阻值总和等于负载电路54中串接电阻(Rlb+R2b)的电阻值。请参考6图(与图4);图6绘示的是比较模块62依据本发明一实施例的运作示意图，其可描述如下。缓冲电路46a会将差动信号Vinp、Vinn包络振幅变化反应于节点n7与nl。积分器48a对节点n7的信号(第一输入信号)加以积分，并将积分结果(第一积分结果)反应于节点n5 ;也就是说，节点n5的电压可反应差动信号Vinp/Vinn的包络。类似地，信号Vrefi的变化会由缓冲电路46b反应至节点n8与n2，由积分器48b对节点n8的信号(第二输入信号)加以积分，并将积分结果(第二积分结果)反应于节点n4。节点nl、n5与η2、η4的电压差dV会在电阻R上形成差异电流dl。在节点n2上，由于电流源42b与44b提供的偏压电流，差异电流dl会经由节点n2而从电阻Rlb与R2b漏取出来。相对地，在节点nl,由于电流源42a与44b的电流偏压,差异电流dl会由节点nl注入至电阻Rla。如图6所示，若差动信号Vinp/Vinn的包络信号Venv与信号Vrefi具有相同电位(即幅度Va为零时)，节点nl与n2的电压相同且节点n4与n5的电压相同，晶体管NI与N2的电流Ia与Ib(第4图)相同，差异电流dl为零；流经电阻Rla与R2a的电流为(11_12)，流经电阻R2a与R2b的电流也等于(11-12)。由于节点n3与nl间只有一个电阻Rla (电阻值R1)，但节点n4与n2间却有串联的两个电阻Rlb与R2b (电阻值Ri+R2)，故节点n3的电压信号VP会比节点n4的信号VN高出电压(11-12) *R2。也就是说，当信号Vinp、Vinn信号包络电位等于信号Vrefi时，信号VP与VN间会有电压差(I1_I2)*R2 ;比较器58的比对结果是信号VP高于信号VN0当包络的幅度Va扩张而信号Venv偏离信号Vrefi时，电压差dV会增加而在电阻R上形成非零的差异电流dl。由节点n2漏取而出的差异电流dl会使信号VN的电位升高，升高的幅度为(dV/R)*(Rl+R2)。相对地，由节点nl注入至电阻Rla的差异电流dl会使信号VP降低，降低的幅度为(dV/R)*Rl。也就是说，信号VP与VN间的电压差会由电压差(11-12) *R2逐渐缩减。当电压差dV达到一反转电压差dVT时，信号VP与信号VN的电压差会由原本的电压差(I1_I2)*R2缩减至零。因此，此反转电压差dVT会满足下列等式:(I1-I2)*R2 = (dVT/R)*Ri+ (dVT/R)*(R1+R2);由此可得出 dVT = (11-12)*R*R2/(2*R1+R2)。当电压差dV等于反转电压差dVT，此时幅度Va的值可作为一临界幅度VaT。一旦电压差dV超过此一反转电压差dVT时，信号VN会高于信号VP，代表包络的幅度Va已经够大(大于临界幅度VaT)，而判断信号Vinp、Vinn中携载有数据。也就是说，节点n2与nl间的电压差dV会反应幅度Va的大小(也就是包络的信号Venv与信号Vrefi间的偏离幅度)。当电压差dV小于反转电压差dVT,信号VN小于信号VP，代表幅度Va小于临界幅度VaT，信号Vinp、Vinn中为噪声。相对地，当电压差dV大于反转电压差dVT,信号VN会大于信号VP,代表幅度Va大于临界幅度VaT,可知信号Vinp、Vinn中已经有数据。请参考图7，其所绘示的是比较器58依据本发明一实施例而提供静噪检测信号 OUT的示意图。于本发明一实施例中，比较器58包括一模拟区块64与一数位区块66 ;模拟区块64 (即一积分电路，例如一差动放大器)对信号VP与VN进行比较，并在一个具有积分效果的节点nc(例如一个具有相当电容负载的节点)累积一信号OUTa(积分信号)；而数位区块66 (例如逻辑栅)则根据信号OUTa产生数位的信号OUT (例如一单一位元的数位信号)。如图7所示，在时点tl前，信号VP大于信号VN ;到了时点tl，信号VP开始小于信号VN，信号OUTa便会开始在节点nc上累积。到了时点tip，信号OUTa累积大于一预设值，数位区块66就会被触发，使信号OUT反转其逻辑电平，以此来指示芯片中的数位数据电路(未图示)，使其开始解读差动信号对Vinp、Vinn中的数据。换句话说，从信号VP开始小于信号VN(时点tl)，到数据开始被解读(时点tip)之间，比较器58可引入一段延迟时间Tl。须注意的是，在许多输出入介面的信号规格中均规定有此段延迟时间，比较器58的行为恰可符合此类信号规格。相对地，当信号VN由时点t2开始小于信号VP时，模拟区块64使信号OUTa开始持续地下降；到了时点t2p，信号OUTa小于另一预设值，数位区块66就会被触发而使信号OUT反转，使数位数据电路可以停止对信号Vinp、Vinn进行数据解读。因此，时点t2与t2p之间也可以有一段延迟时间T2。延迟时间Tl与T2可以相等或不相等；举例而言，延迟时间T2可以小于延迟时间Tl。由于信号VP与VN分别为对应于积分器48a与48b的积分结果，因此，相较于信号Vinp与Vinn，信号VP与VN皆为低频的信号。因此，比较器58可以是一个低成本、低功耗、小布局面积的低频(直流)比较器，不需要是高频的比较器。请再度参考图4与图6 ;由图6的讨论可知，反转电压差dVT与电阻R、R1(即电阻Rla、Rlb的电阻值)、R2(电阻R2a、R2b的电阻值)、电流11(电流源42a、42b提供的电流)与电流12 (电流源44a、44b提供的电流)有关。据此，在设计比较模块62时，可先依据信号Vinp,Vinn的特性与规格决定临界幅度VaT，再由临界幅度VaT决定反转电压差dVT的目标值。然后，便可依据已知的反转电压差dVT反推，以决定电阻R、Rl、R2与电流II、12之值。举例而言，可藉由调整电阻R的值改变反转电压差dVT的值。改变电流Il及/或电流12的值则可以改变临界幅度VaT与反转电压差dVT间的关系，因为临界幅度VaT(与幅度Va)系经由缓冲模块46a与46b反应于反转电压差dVT (与电压差dV),而缓冲模块46a、46b中各晶体管Pla、Plb、P2a与P2b会受控于电流Il与12的直流偏压。改变电流Il与12，晶体管Pla、Plb、P2a与P2b的转导会改变，进而改变临界幅度VaT与反转电压差dVT之间的关系。由于反转电压差dVT关联于电流电阻值乘积，可利用一带隙电压以使反转电压差dVT能抵抗温度、工作电压与制程漂移。请参考图8，其所绘示的是依据本发明一实施例而使比较模块62搭配于一带隙(bandgap)参考电压源68的示意图。带隙参考电压源68可提供一个稳定、能抵抗温度、工作电压与制程漂移影响的带隙电压Vbg ;带隙电压Vbg可在一电阻Rg上建立一电流Ig。经由带隙电压Vbg,电流Ig与电阻Rg的乘积亦能抵抗温度、工作电压与制程漂移。举例而言，若电阻Rg因制程漂移而变大(大于电路设计的预期目标值)，由于带隙电压Vbg可抵抗制程漂移而维持恒定，故电流Ig会相应变小，使电流电阻值乘积Ig*Rg能维持一定。在比较模块62中，电流源42a、42b提供的电流Il可以是由电流Ig镜射缩放而得，电流源44a、44b的电流12亦可由电流Ig镜射缩放而得，使电流Il与12可追随电流Ig的变化。类似地，电阻Rg与电阻R、Rla及Rlb、R2a及R2b则可以是同一芯片中以相同制程制造的电阻，使电阻R、Rla及Rib、R2a及R2b可追随电阻Rg的变化。如此，反转电压差dVT关联的电流电阻值乘积也会和电流电阻值乘积Ig * Rg 一样具有同等的漂移抵抗能力，使反转电压差dVT能抗拒温度、工作电压及/或制程等等漂移。总结来说，相较于已知技术，本发明可利用低功耗、小面积的电路架构与低速(直流)比较器来实现高频(高频宽)信号的静噪检测，降低静噪检测的成本与其耗用的芯片资源(如布局面积与功耗等等)。综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当由权利要求书界定为准。
权利要求
1.一种包络检测器，用以对一对差动信号进行静噪检测并提供一对应的静噪检测信号，包含 一分压电路，用以依据该对差动信号产生一即时参考信号；以及一比较模块，比较与该即时参考信号以及该对差动信号相关的一第一比较信号及一第二比较信号，以产生该静噪检测信号； 其中，该第一比较信号及该第二比较信号为低频信号。
2.如权利要求I所述的包络检测器，其特征在于，该即时参考信号相关于该对差动信号的即时加总。
3.如权利要求I所述的包络检测器，其特征在于，该比较模块包含 一转移电路，耦接于一第一节点与一第二节点，用以依据该对差动信号与该即时参考信号提供一差异电流； 一第一负载电路，耦接该第一节点与一第三节点，包含一第一电阻，用以依据该差异电流于该第一电阻形成的电压提供该第一比较信号； 一第二负载电路，耦接该第二节点与一第四节点，包含一串接电阻，用以依据该差异电流于该串接电阻形成的电压提供该第二比较信号；其中，该串接电阻与该第一电阻的电阻值相异；以及 一比较器，耦接该第三节点与该第四节点，用以比较该第一比较信号与该第二比较信号以产生该静噪检测信号。
4.如权利要求3所述的包络检测器，其特征在于，该比较模块还包含 一第三负载电路，耦接于该第三节点与一第五节点； 一第一积分器，I禹接于该第五节点与一第七节点，用以积分一第一输入信号以产生一第一积分结果，该第一输入信号相关于该对差动信号；以及 一第二积分器，耦接于该第四节点与一第八节点，用以积分一第二输入信号以产生一第二积分结果，该第二输入信号相关于该即时参考信号； 其中，该第一积分结果相关于该第一比较信号，且该第二积分结果相关于该第二比较信号。
5.如权利要求4所述的包络检测器，其特征在于，该第三负载电路包括一第二电阻，该第一电阻与该第二电阻的电阻值总和等于该串接电阻的电阻值。
6.如权利要求4所述的包络检测器，其特征在于，该第一积分器包含 一第一积分晶体管，其漏极与栅极分别耦接该第五节点与该第七节点；以及 一第一电容，耦接于该第五节点与该第七节点； 以及，该第二积分器包含 一第二积分晶体管，其漏极与栅极分别耦接该第四节点与该第八节点；以及 一第二电容，耦接于该第四节点与该第八节点。
7.如权利要求6所述的包络检测器，其特征在于，该比较模块还包含 一第一电流源，耦接该第一节点； 一第二电流源，稱接该第二节点； 一第三电流源，耦接该第七节点；以及 一第四电流源，稱接该第八节点；其中，该第一电流源与该第三电流源的电流差异等于该第二电流源与该第四电流源的电流差异。
8.如权利要求4所述的包络检测器，其特征在于，该比较模块还包含 一第一缓冲电路，具有一对第一输入端与一第一稱接端，用以依据该对差动信号产生该第一输入信号；该对第一输入端耦接该对差动信号，该第一耦接端耦接该第一积分器；以及 一第二缓冲电路，具有一第二输入端与一第二耦接端，分别耦接该即时参考信号与该第二积分器，用以依据该即时参考信号产生该第二输入信号。
9.如权利要求8所述的包络检测器，其特征在于，该第一缓冲电路包含 一对第一晶体管，该对第一晶体管的栅极分别稱接于该对第一输入端，漏极稱接于该第一耦接端，源极耦接于该第一节点； 以及，该第二缓冲电路包含 一对第二晶体管，该对第二晶体管的栅极耦接于该第二输入端，漏极耦接于该第二耦接端，源极稱接于该第二节点。
10.一种包络检测器，用以对一对差动信号进行静噪检测以产生一对应的静噪检测信号，包含 一分压电路，用以依据该对差动信号的共模部分产生一即时参考信号；以及一比较模块，用以比较该即时参考信号与该对差动信号的一包络的一包络电位，以进行静噪检测以产生该静噪检测信号； 其中，该即时参考信号与该对差动信号的该包络为低频信号。
11.如权利要求10所述的包络检测器，该比较模块包括 一积分电路，具有积分效果的一节点，用以累积一积分信号，该积分信号相关于该对差动信号的该包络电位与该即时参考信号的一差异；以及 一数位区块，用以当该积分信号大于一相关于该对差动信号的一预设值时，反转该静噪检测信号的一逻辑电平。
12.一种进行包络检测的方法，用以对一对差动信号进行静噪检测以产生一对应的静噪检测信号，包含 依据该对差动信号产生一即时参考信号；以及 比较与该即时参考信号以及该对差动信号相关的一第一比较信号及一第二比较信号，以产生该静噪检测信号； 其中，该第一比较信号及该第二比较信号为低频信号。
13.如权利要求12所述的方法，其特征在于，该即时参考信号相关于该对差动信号的即时加总。
14.如权利要求12所述的方法，其特征在于，还包含 依据该对差动信号与该即时参考信号提供一差异电流； 依据该差异电流于一第一电阻形成的电压提供该第一比较信号； 依据该差异电流于一串接电阻形成的电压提供该第二比较信号；其中，该串接电阻与该第一电阻的电阻值相异；以及 比较该第一比较信号与该第二比较信号以产生该静噪检测信号。
15.如权利要求14所述的方法，其特征在于，还包含依据该对差动信号的积分产生一第一积分信号；依据该即时参考信号的积分产生一第二积分信号；以及依据该第一积分信号与该第二积分信号提供该差异电流。
全文摘要
本发明涉及一种包络检测器与相关方法，在一对差动信号中进行静噪检测，包含于一分压电路中，依据该对差动信号的加总提供一即时参考信号，并比较该即时参考信号与该对差动信号所相关的两比较信号以产生一静噪检测信号。
文档编号H04B1/12GK102832956SQ20111017263
公开日2012年12月19日 申请日期2011年6月16日 优先权日2011年6月16日
发明者谢宜政 申请人:晨星软件研发(深圳)有限公司, 晨星半导体股份有限公司