一种脉冲体制无线电高度表任意高度模拟装置的制造方法
【技术领域】
[0001]本发明属于航空电子设备测试与诊断技术领域，具体涉及一种脉冲体制无线电高度表(以下简称高度表)任意高度模拟装置，适用于机载高度表外场和内场性能检测。
【背景技术】
[0002]脉冲体制无线电高度表是飞机重要的导航设备之一，用于测量飞机和地面之间的垂直高度。高度表通过准确测量高频发射脉冲与地面反射回波脉冲之间的时间间隔，换算成飞机距离地面的高度，并将高度值显示在指示器上。
[0003]对高度表性能的测试，需要在地面对高度表发射的射频脉冲信号进行可控的延时后，再送回高度表收发机，以此实现对飞机飞行高度的模拟。传统的高度模拟方法是，利用声表面波延迟线或光纤抽头延迟线等方式，对高度表发射脉冲进行固定延时，模拟相应的高度值。这种方法不仅成本较高，而且在使用中存在较大的局限性，主要包括:(I)只能模拟若干特定高度值，无法进行高度表测高量程内任意高度的模拟；(2)只能进行离散位置的静态测试，不能仿真飞机进场、出场阶段高度动态变化过程，无法检验高度表动态跟踪能力；(3)不能模拟实际飞行中部分脉冲丢失状态(高度表收发机应答概率变化)，无法检验高度表在复杂地形下的跟踪性能。
【发明内容】
[0004]针对上述问题，本发明目的在于，提出一种基于FPGA的高度表任意高度值模拟装置。该装置不仅可以模拟产生从10米至高度表最大测高范围内的任意高度值(精度为I米)，还能够模拟不同速度的高度变化过程，以及不同应答概率下的脉冲状态，更贴近高度表的实际工作状态。该方法适用于高度表内、外场的性能检测和故障隔离，可大大减小高度表模拟器的体积、重量，降低成本。
[0005]为实现上述目的，本发明的技术方案是:一种实现高度表任意高度模拟的装置，包括信号接收模块、数字信号处理模块和信号发射模块。所述的信号接收模块，将高度表发射的脉冲调制信号进行测频、检波、比较等处理，形成TTL电平的脉冲信号，即基准脉冲；所述的数字信号处理模块，采用FPGA对基准脉冲进行可编程的精密延时、脉宽控制、应答概率模拟等处理，产生延时量、脉冲宽度、脉冲个数均受控的延时脉冲；所述的信号发射模块，产生与高度表发射信号频率一致的载波信号送至模拟开关，并利用延时脉冲控制模拟开关通断，实现对载波信号的脉冲调制，形成高度表的模拟回波信号。基准脉冲与延时脉冲的时间差At，对应着要模拟的高度值H，其对应关系可用公式H = C.At/2来表示，显然延时时间6.7ns对应模拟高度值I米。
[0006]At可由FPGA灵活控制产生，因此不仅能精确模拟任意高度值，还可以模拟高度实时变化过程。本发明已成功应用于某型脉冲体制无线电高度表原位性能测试设备，适用于现役各型脉冲体制无线电高度表内、外场性能检测。
【附图说明】
[0007]下面结合附图和实施例对本发明进一步说明。
[0008]图1是本发明的基本原理示意图。
[0009]图2是本发明的一种实施例原理框图。
[0010]图3是图2中信号接收模块一种实施例原理框图。
[0011]图4是图2中数字信号处理模块一种实施例原理框图。
[0012]图5是时钟信号数字移相后的一种实施例示意图。
[0013]图6是图2中信号发射模块一种实施例原理框图。
【具体实施方式】
[0014]下面结合附图对本发明进行详细的描述。
[0015]本发明中高度表高度模拟的基本原理如图1所示，体现了高度模拟过程中的信号变换过程。先将高度表发射的射频脉冲调制信号转换成TTL电平的基准脉冲，再对基准脉冲上升沿进行可编程的数字化精密延时处理，并根据测量到的发射脉冲宽度形成相同脉宽的延时脉冲，然后利用该脉冲信号对与高度表发射信号同频的载波进行脉冲调制，从而产生与高度表发射信号频率及脉宽一致的模拟回波信号。只需精确控制基准脉冲的延时量，即可实现对高度表任意高度的模拟。
[0016]本发明的一个实施例如图2所示，其功能电路主要包括信号接收模块1、数字信号处理模块2和信号发射模块3，依次顺序连接。信号发射模块3的脉冲调制信号输出经功率调整后以无线或有线方式与高度表收发机的接收端口连接。为了使模拟的最低高度值尽量小，应选用低延时器件并优化信号处理算法，以减少电路的系统延时，本实施例可模拟的最低高度为10米。
[0017]图3是图2中信号接收模块I 一种实施例原理框图，包括限幅器11、定向耦合器12、瞬时测频模块13和快速检波比较器14。信号接收模块I可通过有线或无线方式接收高度表发射信号，由于高度表发射信号功率较大(一般大于100胃)，先采用限幅器11进行过功率保护，限幅器11的输出端接定向耦合器12的输入端，定向耦合器12的耦合端输出接瞬时测频模块，用于高度表发射信号载波频率的测量，定向耦合器12的直通端接快速检波比较器13的输入端。快速检波比较器13的检波输出端接数字信号处理模块2的A/D转换电路的输入端，用于对发射信号脉冲宽度的测量；快速检波比较器13的比较输出端接所述数字信号处理模块2的FPGA的脉冲前沿检测端口，提供后续数字延时的基准脉冲；快速检波比较器的判决门限输入端连接数字信号处理模块2的D/A转换电路的输出端，以灵活适应不同型号高度表对比较器判决门限要求的差异。
[0018]本实施例中，所述限幅器11的限幅电平为20dBm，所述定向耦合器12的耦合度为10dB，所述快速检波比较器13采用LTC5564。
[0019]图4是图2中数字信号处理模块2 —种实施例原理框图，包括A/D转换电路21、D/A转换电路22和FPGA 23。信号接收模块I检波输出的脉冲包络，经A/D转换电路21转换成数字量，供FPGA 23进行发射信号的脉宽测量，信号接收模块I的测频结果以数字量形式直接提供给所述FPGA 23，FPGA通过所述D/A转换电路22产生所述检波比较器13所需的判决门限值。
[0020]本实施例核心在于FPGA 23内部逻辑设计，主要包括发射信号脉宽检测、比较器门限生成、延时脉冲发生器、高度变化曲线存储及回放、应答概率生成、脉冲输出控制以及频率控制等逻辑模块，实现全数字化任意高度模拟目的。
[0021]本实施例所述FPGA芯片23采用EP2C35F672C6ES，工作时钟150MHz。
[0022]高度表在低高度和高高度时脉冲宽度不同，不同型号的高度表脉冲宽度也不尽相同，为保证所述高度模拟装置能自适应地满足不同型号的高度表回波信号模拟要求，本实施例采用计数器对高度表发射脉冲宽度进行测量，发射脉冲上升沿来临时开始计数，发射脉冲下降沿来临时停止计数，测量误差为