一种提升探伤仪a扫波形实时显示速度的方法
【技术领域】
[0001]本发明涉及超声探伤仪，具体涉及一种提升探伤仪A扫波形实时显示速度的方法。
【背景技术】
[0002]为了满足越来越高的探测精度的需求，超声探伤仪的前端采用越来越高的采样精度及采样率，同时配备的屏幕尺寸也需越大，分辨率越高，才能显示更高精度的图像。
[0003]现有的超声探伤仪A扫波形的实时显示实现方案，是由CPU (中央处理器)实现A扫波形的绘制并送显示控制器直接输出满足显示屏需求的信号时序实现。参考图3，采用的硬件电路包括前端电路、FPGA和CPU，前端电路、FPGA和CPU依次连接，超声探伤仪的显示屏连接到CPU。前端电路采样到的数据经FPGA (Field 一 Programmable Gate Array，即现场可编程门阵列)处理后，由CPU从FPGA读取处理后的数据，再按显示模式转换成A型及B型的图像，并由CPU的显示控制器输出所接显示屏需要的信号时序，从而实现显示。其中A扫波形反映当前超声回波的波形，探伤时要求实时显示，以便观察。
[0004]上述实现方案中，显示屏信号由CPU的显示控制器输出，A扫波形也由CPU处理后输出显示。由CPU画A扫波形，除了 CPU从FPGA读取数据需要花费时间，CPU处理数据中间还需要借助内存缓存，不仅占用内存，而且读写内存还要占用指令周期，产生一定的延迟，延迟的增加跟数据量的增大成正比。这在采样率和采样精度不太高、数据量不大的情况下，A扫波形的显示延迟还能接受。但随着前端采样率及采样精度、以及显示屏的分辨率的不断提高，使得CPU需要处理的数据越来越多。例如，如果单单是屏幕分辨率从320X240提高到640X480，则屏幕上的点数就变成原来的4倍，假定在A扫波形窗口所占比例不变的情况下，A扫波形要实现同样的显示帧频，则CPU需要处理和缓存的数据大小是原来的4倍。由于CPU需要处理的数据越来越多，因此一旦CPU处理不过来，就不得不降低检测的重复频率或者显示帧频，这样有可能造成检测时的漏检；或者虽然能够处理得过来，但由于CPU需要从FPGA获取波形的数据，需等待数据缓存完后一次性读取，且在CPU对数据做处理过程还可能需要缓存，数据量的增大导致缓存的时间增大，就很难做到波形的实时显示，从而影响到检测的有效性。
【发明内容】
[0005]本发明所要解决的技术问题是提供一种提升探伤仪A扫波形实时显示速度的方法，这种方法能够将A扫波形的处理改由FPGA处理并控制显示，能够提升超声探伤仪A扫波形显示的实时响应速度，满足在超声探伤仪探测精度和显示精度越来越高的情况下，实时观测A扫探伤波形的需求。采用的技术方案如下:
一种提升探伤仪A扫波形实时显示速度的方法，采用的硬件电路包括前端电路、FPGA和CPU，其特征是:所述前端电路、CPU分别连接FPGA，超声探伤仪的显示屏连接到FPGA ；FPGA逻辑实现的功能模块包括A扫波形形成模块、显存控制器模块、显示控制器模块和叠加模块4扫波形形成模块将前端电路送来的采样数据转换成A扫波形并传送至叠加模块；CPU生成显示屏上其它图像内容并经显存控制器模块传送至叠加模块；叠加模块将来自A扫波形形成模块和显存控制器模块的图像内容叠加后，经显示控制器模块传送至显示屏显不O
[0006]本发明在硬件电路上，将显示屏连接到FPGA，由FPGA的逻辑实现显示控制器，以及将前端电路采样到的数据转换成A扫波形后送显示屏显示。显示屏上其它的图像内容，则由CPU生成后，通过其与FPGA的传输总线送至FPGA，由FPGA按照所接的显示屏的时序显示。FPGA和CPU之间通过总线连接，总线除了用于CPU从FPGA读取数据、下载控制参数之夕卜，还增加了将界面显示数据传给FPGA的用途。配合硬件电路的设计，FPGA的逻辑需要实现如下逻辑功能:(I)将前端采样的数据转换成要在屏幕上显示的A扫波形(由A扫波形形成模块实现)；(2)实现显存控制器(显存控制器模块)和显示控制器(显示控制器模块)，即将显存中缓存的显示数据按照所接的显示屏需求的时序输出；(3)将显存中缓存的显示数据按照所接的显示屏需求的时序输出的同时，将A扫波形叠加覆盖到相应的显示区域，以实现实时显示A扫波形。
[0007]对于A扫波形，从数据流的角度看，前端电路采样到的数据在FPGA中直接处理到可作为屏幕显示的波形，不需要经过由FPGA缓存、再由CPU读上去后再画波形的过程；而且，FPGA对数据的处理可以是实时、并行的，不会造成延迟，因此，用FPGA画波形的方式实现对A扫波形的显示要更接近于真实的实时显示。
[0008]由于FPGA是处理前端采样数据必需的器件，本发明利用FPGA的内部逻辑来实现之前由CPU完成的画A扫波形、显示控制的功能，虽然这会增加FPGA的逻辑占用，不过由于只需针对特定型号的显示屏的某一种显示模式进行实现，因此实际占用的逻辑量是不大的，但对屏幕图像刷新率的提高却相当明显。
[0009]根据具体使用的FPGA不同，如果FPGA的内部Block RAM资源不够，需增加外部存储器作为显存(即外部显存)，以支持显示控制器的实现。
[0010]优选方案中，上述硬件电路设有两块显存，对显存的控制方式为:一块显存进行读操作的时候，另一块显存可进行写操作，并在写操作完成后，取反切换信号，则已写好的显存切换成用于读操作，而原来读操作的显存则切换成用于写操作。因为显示的时候是需要按照显示帧频不停地读显存的，如果这过程中更新显存数据，有可能出现显示了一半的数据被更改，造成显示画面错乱，使用上述控制方式可以避免这种情况。
[0011]CPU送出显示画面的时候，可以不必每次都送整个画面，而是只送有更新的部分，这样可以减少对总线传输带宽的占用。
[0012]本发明用FPGA实现显示控制和画