M_AVE " i为上一次平均和，DATA_NEW为最新一次帧处理 数据，DATA_0LD为设定的平均次数最开始的帧处理数据，后两者都存于FPGA内部的存储区 内；
[0024] 当用户通过图形界面发出平均模式的指令后，初始化SUM_AVE单元为0,二选一 单元选择0, DATA_0LD单元先不参与运算，即公式（2)中先不减最开始的帧处理数据，因为 现在帧数据累加次数还没有达到设定平均次数，将第一帧数据存入DATA_NEW单元，然后将 DATA_NEW里的数据送入加法器的同时，通过分段读写控制模块将此数据写入外部存储1里 面，加法器运算结果再输入反馈到SUM_AVE单元，显然第一次的运算结果SUiLAVE 1= DATA_ NEW ;依次类推，第二帧数据存入DATA_NEW单元，然后送入加法器的同时也存入外部存储2 里，结果为SUM_AVE2= SUM_AVE i+DATA.NEW ;依次类推到第m帧数据，存入外部存储m，送入 加法器运算结果为SUiLAVEni= SUiLAVEni i+DATA_NEW ;此时才第一次达到平均m次数的效 果；
[0025] 采集在继续，新帧数据正在存入DATA_NEW单元，此时通过分段读写控制模块将 外部存储1中的数据读入DATA_0LD单元，二选一单元选择DATA_0LD里面的数据；然后将 DATA_NEW和DATA_0LD单元里的数据送入加法器的同时通过分段读写控制模块将DATA_ NEW里的数据写入外部存储1里面，覆盖掉之前数据；SUiLAVEni就为SUM_AVE " dDATA_ NEW-DATA_0LD，周而复始循环直到采集停止命令，平均结果为相加和除以平均次数。
[0026] 下面以用户选择64次平均，m为64, η为6为例。开始采集时初始化SUM_AVE单 元为0,二选一单元选择0, DATA_0LD单元先不参与运算。将第一帧数据存入DATA_NEW单 元，然后将DATA_NEW里的数据送入加法器的同时，通过分段读写控制模块将此数据写入外 部存储1里面，加法器运算结果再输入反馈到SUM_AVE单元，显然第一次的运算结果SUM_ AVE1= DATA_NEW。依次类推，第二帧数据存入DATA_NEW单元，然后送入加法器的同时也存 入外部存储2里，结果为SUM_AVE 2= SUM_AVE i+DATA.NEW。依次类推到第64帧数据，存入 外部存储64,送入加法器运算结果为SUM_AVE64= SUM_AVE 63+DATA_NEW。此时才第一次达到 平均64次数的效果。
[0027] 继续采集，新帧数据正在存入DATA_NEW单元，此时通过分段读写控制模块将外部 存储1中的数据读入DATA_0LD单元，二选一单元选择DATA_0LD里面的数据。然后将DATA_ NEW和DATA_0LD单元里的数据送入加法器的同时通过分段读写控制模块将DATA_NEW里的 数据写入外部存储1里面，覆盖掉之前数据。SUM_AVE 64就为SUM_AVE63+DATA_NEW-DATA_0LD 所示。周而复始循环直到采集停止命令。平均结果为相加和除以平均次数64。
[0028] 以上所述仅为本发明的优选实施例而已，并不限制于本发明，对于本领域的技术 人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
【主权项】
1. 一种用FPGA分段存储实现示波器平均采集的技术，其特征在于：包括ADC采样模 块、帧数据处理模块、分段存储及平均模块、数据输出模块；示波器中，模数转换器ADC采样 模块将模拟信号转换为数字信号存入FPGA后，由帧数据处理模块进行帧数据处理，帧数据 处理后进入分段存储及平均模块，平均后的数据经过数据输出模块输出给CPU，最后输出显 不。2. 根据权利要求1所述的一种用FPGA分段存储实现示波器平均采集的技术，其特征在 于：所述的分段存储及平均模块的平均过程见公式（2): SUM_AVEn= SUM_AVE n i+DATA.NEff-DATA.OLD (2) SUM_AVE"^平均数据和，SUiLAVE^为上一次平均和，DATA_NEW为最新一次帧处理数 据，DATA_0LD为设定的平均次数最开始的帧处理数据，后两者都存于FPGA内部的存储区 内； 当用户通过图形界面发出平均模式的指令后，初始化SUM_AVE单元为0,二选一单元选 择0,DATA_0LD单元先不参与运算，即公式（2)中先不减最开始的帧处理数据，因为现在帧 数据累加次数还没有达到设定平均次数，将第一帧数据存入DATA_NEW单元，然后将DATA_ NEW里的数据送入加法器的同时，通过分段读写控制模块将此数据写入外部存储1里面，加 法器运算结果再输入反馈到SUM_AVE单元，显然第一次的运算结果SUM_AVEi=DATA_NEW; 依次类推，第二帧数据存入DATA_NEW单元，然后送入加法器的同时也存入外部存储2里，结 果为SUM_AVE2=SUM_AVEi+DATA_NEW;依次类推到第m帧数据，存入外部存储m，送入加法器 运算结果为SUiLAVE^SUM_AVE"i+DATA_NEW;此时才第一次达到平均m次数的效果； 继续采集，新帧数据正在存入DATA_NEW单元，此时通过分段读写控制模块将外部存储 1中的数据读入DATA_0LD单元，二选一单元选择DATA_0LD里面的数据；然后将DATA_NEW和 DATA_0LD单元里的数据送入加法器的同时通过分段读写控制模块将DATA_NEW里的数据写 入外部存储1里面，覆盖掉之前数据；SUiLAVE^就为SUiLAVE^i+DATA.NEW-DATAjLD，周而 复始循环直到采集停止命令，平均结果为相加和除以平均次数。
【专利摘要】本发明涉及一种用FPGA分段存储实现示波器平均采集的技术，包括ADC采样模块、帧数据处理模块、分段存储及平均模块、数据输出模块；其分段存储及平均模块的平均过程：SUM_AVEm＝SUM_AVEm-1+DATA_NEW-DATA_OLD，SUM_AVEm为平均数据和，SUM_AVEm-1为上一次平均和，DATA_NEW为最新一次帧处理数据，DATA_OLD为设定的平均次数最开始的帧处理数据，后两者都存于FPGA内部的存储区内；帧数据存入DATA_NEW单元送入加法器的同时，通过分段读写控制模块将此数据写入外部存储里面。本发明展现效果好，节省CPU开销，速度上得到保证。
【IPC分类】G01R13/02
【公开号】CN105319423
【申请号】CN201510747297
【发明人】钟景华, 钱黄生
【申请人】南京国睿安泰信科技股份有限公司
【公开日】2016年2月10日
【申请日】2015年11月5日