一种过零检测电路的制作方法
【专利摘要】本发明属于模拟集成电路技术领域，具体的说涉及一种高压过零检测电路。本发明的电路与传统的电路相比，采用两个耗尽型高压NMOS管，其余全部为普通管，不仅实现了高压交流电的过零点检测。而且因为其结构简单且易于集成，大大节省了面积与成本。
【专利说明】
一种过零检测电路
技术领域
[0001]本发明属于模拟集成电路技术领域，具体的说涉及一种高压过零检测电路。
【背景技术】
[0002]传统无源二极管桥式整流器在是一种将交流转换为直流最广泛应用的电路结构，且其能适用于大多数场合，但是在大功率应用中，无源二极管桥式整流器会消耗很高的功率，使得其输入工作电压不能太高。而且为了增强无源二极管桥式整流器的散热能力，必须布设庞大的散热器，且需要单独的电路板装配这些散热器，导致成本居高不下。目前采用低损耗MOSFET替换全桥波式整流器中的二极管，以降低功率并提高工作电压。但是这种MOSFET桥式整流器在高压下器件易击穿，无法对高压交流电完成过零点检测。所以本发明提出一种新型高压过零检测电路。
【发明内容】
[0003]本发明的目的，是为了解决传统过零检测电路不能承受高压的缺点，提出了一种新型高压过零检测电路。
[0004]本发明的技术方案为:一种过零检测电路，包括比较器电路、逻辑输出电路和反馈回路;所述比较器由第一二极管D1、第二二极管D2、第一 NMOS管N1、第二 NMOS管N2、第一 PMOS管P1、第二 PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成;其中，第一二极管Dl的正极接外部交流输入信号，其负极通过第一电阻Rl后接第一 NMOS管NI的漏极;第一 NMOS管NI的源极连接第一 PMOS管Pl的栅极与第三电阻R3的一端和第六电阻R6的一端;第二二极管D2的正极接外部交流输入信号，其负极通过第二电阻R2后接第二 NMOS管N2的漏极，第二 NMOS管N2的源极连接第二 PMOS管P2的栅极与第四电阻R4的一端和第五电阻R5的一端;第一PMOS管Pl的漏极接第五电阻R5的另一端，第二 PMOS管P2的漏极接第六电阻R6的另一端;第一 NMOS管NI的栅极、第二 NMOS管N2的栅极、第三电阻R3的另一端和第四电阻R4的另一端均接地；
[0005]所述逻辑输出电路由两部分构成，第一部分由第一NPN管Ql、第九电阻R9、第^电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成；第二部分由第二 NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成;其中，第一 PMOS管Pl的源极与第一 NPN管Ql的基极、第九电阻R9的一端以及第三NMOS管N3的漏极连接;第二 PMOS管P2的源极与第二 NPN管Q2的基极、第十电阻RlO的一端以及第四NMOS管N4的漏极连接;第一 NPN管NI的发射极与第九电阻R9的另一端连接，第一 NPN管NI的集电极与第^^一电阻Rll的一端，与第一反相器INVl的正极，与第三反相器INV3的正极连接;第一反相器INVl的负极与第二反相器INV2的正极连接，第i^一电阻Rl I的另一端接电源，第二反相器INV2的负极为输出端口 ；第二NPN管N2的发射极与第十电阻RlO的另一端连接，第二 NPN管N2的集电极与第十二电阻R12的一端，与第五反相器INV5的正极，与第七反相器INV7的正极连接；第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻Rl 2的另一端接电源，第六反相器INV6的负极为输出端口；
[0006]所述反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七电阻R7构成;第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成;其中，第三反相器INV3的负极接第四反相器INV4的正极，第四反相器INV4的负极接第三匪OS管N3的栅极，第三NMOS管N3的源极接第七电阻R7的一端，第七电阻R7的另一端接地;其中第七反相器INV7的负极接第八反相器INV8的正极，第八反相器INV8的负极接第四NMOS管N4的栅极，第四匪OS管N4的源极接第八电阻R8的一端，第八电阻R8的另一端接地。
[0007]本发明的有益效果为，使用两个耗尽型晶体管，其余为普通MOS管，不仅实现了高压交流电的过零点检测。而且因为其结构简单且易于集成，大大节省了面积与成本。
【附图说明】
[0008]图1为本发明提出的过零检测电路结构一种具体实现示意图；
[0009]图2为本发明提出的过零检测电路的仿真结果示意图。
【具体实施方式】
[0010]下面结合附图，详细描述本发明的技术方案:
[0011]图1为本发明的过零检测电路，包括比较器电路，逻辑输出电路，反馈回路，比较器电路接外部交流信号输入，比较器输出端接到逻辑输出电路，输出电路的输出通过反馈电路反馈回比较器电路。
[0012]如图1所示，本发明的一种过零检测电路，包括比较器电路，逻辑输出电路、反馈回路构成；
[0013]如图1所示，所述比较器由第一二极管Dl、第二二极管D2、第一匪OS管N1、第二 NMOS管N2、第一 PMOS管Pl、第二 PMOS管P2、第一电阻Rl、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成，其中第一二极管的正极接外部交流输入信号，其负极接第一电阻Rl的一端，Rl的另一端接第一WOS管NI的漏极，第一匪OS管NI的源极连接第一 PMOS管Pl的栅极与第三电阻R3的一端与第六电阻R6的一端；第二二极管的正极接外部交流输入信号，其负极接第二电阻R2的一端，R2的另一端接第二 NMOS管N2的漏极，第二 NMOS管N2的源极连接第二 PMOS管P2的栅极与第四电阻R4的一端与第五电阻R5的一端;第一 PMOS管Pl的漏极接第五电阻R5的另一端，第二 PMOS管P2的漏极接第六电阻R6的另一端;第一 NMOS管NI的栅极第二 NMOS管N2的栅极、第三电阻R3的另一端与第四电阻R4的另一端接地;第一 PMOS管Pl的源极与逻辑输出电路的第一 NPN管Ql的基极，与第九电阻R9的一端，与第三NMOS管N3的漏极连接;第二 PMOS管P2的源极与逻辑输出电路的第二 NPN管Q2的基极，与第十电阻RlO的一端，与第四NMOS管N4的漏极连接；
[0014]所述逻辑输出电路由两部分构成，第一部分由第一NPN管Ql、第九电阻R9、第^电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成。第二部分由第二 NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成。其中第一 NPN管NI的发射极与第九电阻R9的另一端连接，第一 NPN管NI的集电极与第i^一电阻Rl I的一端，与第一反相器INVl的正极，与第三反相器INV3的正极连接;第一反相器INVl的负极与第二反相器INV2的正极连接，第^^一电阻Rll的另一端接电源，第二反相器INV2的负极为输出端口 ；第二NPN管N2的发射极与第十电阻RlO的另一端连接，第二 NPN管N2的集电极与第十二电阻R12的一端，与第五反相器INV5的正极，与第七反相器INV7的正极连接;第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻R12的另一端接电源，第六反相器INV6的负极为输出端口；
[0015]所述反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七电阻R7构成;第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成；其中第三反相器INV3的负极接第四反相器INV4的正极，第四反相器INV4的负极接第三匪OS管N3的栅极，第三NMOS管N3的源极接第七电阻R7的一端，第七电阻R7的另一端接地;其中第七反相器INV7的负极接第八反相器INV8的正极，第八反相器INV8的负极接第四NMOS管N4的栅极，第四匪OS管N4的源极接第八电阻R8的一端，第八电阻R8的另一端接地；
[0016]本发明的工作原理是:
[0017]AC+与AC-为交流电压的两个输入端，假设AC+-AC-为一正弦波交流电压。其中NI，N2为耗尽型高压NMOS管，Dl，D2阻断电流流入输入端口。当AC+-AC-输入正半周此时NI管开启有源漏电流流过，所以Pl管关段。由于无电流流过N2管，所以P2管开启，于是形成从NI管通过电阻R6，通过P2管，通过电阻RlO的电流通路，所以电阻RlO两端形成电压降，当该压降高于NPN管Q2的基极发射极开启电压时，Q2管导通，Q2的集电极电位被拉低，当集电极电位低于反相器INV5的翻转电压时，INV5输出高电平，经INV6整形后输出到VGA2为低电平信号。同时，Q2集电极的低电位通过反相器INV7，INV8使得N4管栅极为低电位，N4管关断。此时，因为没有电流流过R9，使得NPN管Ql关断，反相器INVl的输入通过电阻Rll连接到电源电压，所以输出到VGAl为高电平，高电位通过反相器INV3，INV4连接到N3管的栅极，使得N3管导通，使得Ql的基极连接到地，实现了加速翻转的效果同时有一定抗干扰的能力。
[0018]当负半周，工作状态与上述工作情况相反，形成从N2管通过电阻R5，通过Pl管，通过电阻R9的电流通路.VGAl输出为低电平，VGA2输出为高电平。同时反馈回路加速翻转且有一定的抗干扰能力。
[0019]图2为本发明提出的过零检测电路的仿真结果示意图。可以看到输入为幅值为300V的正弦交流电压，VDD为15V直流电压。当AC+-AC-位于正半周时，输出VGAl为高电平，VGA2为低电平；当AC+-AC-位于正半周时，输出正好相反。
[0020]综上可以看出，本发明所提出的高压过零检测电路的技术优点:电路原理简单，采用两个耗尽型高压NMOS管，其余全部为普通管。不仅实现了高压交流电的过零点检测。而且因为其结构简单且易于集成，大大节省了面积与成本。
【主权项】
1.一种过零检测电路，包括比较器电路、逻辑输出电路和反馈回路;所述比较器由第一二极管Dl、第二二极管D2、第一 NMOS管N1、第二 NMOS管N2、第一 PMOS管P1、第二 PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成;其中，第一二极管Dl的正极接外部交流输入信号，其负极通过第一电阻Rl后接第一NMOS管NI的漏极；第一匪OS管NI的源极连接第一 PMOS管Pl的栅极与第三电阻R3的一端和第六电阻R6的一端；第二二极管D2的正极接外部交流输入信号，其负极通过第二电阻R2后接第二 NMOS管N2的漏极，第二 NMOS管N2的源极连接第二 PMOS管P2的栅极与第四电阻R4的一端和第五电阻R5的一端;第一 PMOS管Pl的漏极接第五电阻R5的另一端，第二 PMOS管P2的漏极接第六电阻R6的另一端;第一 NMOS管NI的栅极、第二匪OS管N2的栅极、第三电阻R3的另一端和第四电阻R4的另一端均接地； 所述逻辑输出电路由两部分构成，第一部分由第一NPN管Ql、第九电阻R9、第^ 电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成；第二部分由第二 NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成;其中，第一PMOS管Pl的源极与第一NPN管Ql的基极、第九电阻R9的一端以及第三NMOS管N3的漏极连接;第二 PMOS管P2的源极与第二 NPN管Q2的基极、第十电阻Rl O的一端以及第四NMOS管N4的漏极连接;第一 NPN管NI的发射极与第九电阻R9的另一端连接，第一 NPN管NI的集电极与第^^一电阻Rll的一端，与第一反相器INVl的正极，与第三反相器INV3的正极连接;第一反相器INVl的负极与第二反相器INV2的正极连接，第^^一电阻Rl I的另一端接电源，第二反相器INV2的负极为输出端口；第二 NPN管N2的发射极与第十电阻RlO的另一端连接，第二 NPN管N2的集电极与第十二电阻R12的一端，与第五反相器INV5的正极，与第七反相器INV7的正极连接;第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻R12的另一端接电源，第六反相器INV6的负极为输出端口； 所述反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三匪OS管N3、第七电阻R7构成;第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成;其中，第三反相器INV3的负极接第四反相器INV4的正极，第四反相器INV4的负极接第三NMOS管N3的栅极，第三NMOS管N3的源极接第七电阻R7的一端，第七电阻R7的另一端接地;其中第七反相器INV7的负极接第八反相器INV8的正极，第八反相器INV8的负极接第四匪OS管N4的栅极，第四WOS管N4的源极接第八电阻R8的一端，第八电阻R8的另一端接地。
【文档编号】G01R19/175GK105974185SQ201610467013
【公开日】2016年9月28日
【申请日】2016年6月23日
【发明人】方健, 朱弼文, 辛世杰, 杨舰, 张波
【申请人】电子科技大学