一种雷达信号通用处理平台的制作方法
【专利摘要】本发明涉及一种雷达信号通用处理平台，属雷达信号处理设备技术领域。它由通讯板、处理板等构成，其特点是：机箱内通过插座安装有通讯板、定时板、接口板Ⅰ、接口板Ⅱ、处理板、信号源板，机箱外通过接口板Ⅰ、接口板Ⅱ安装有与通讯板、定时板、处理板、信号源板一一适配的接口；通讯板上设置有人机操作界面。实现信号处理和监控一体化管理，集成度高；机箱支持光纤、网口、RS422多种接口，兼容性好。统一架构和编程语言提高了系统的维护性和扩展性。通用型硬件适配性强，具备完善的自检功能和测试点，人机操作界面友好，利于后续升级改造。解决了现有技术接口、插件种类和功能单一，机内自检设备检测覆盖率低，且无人机操作界面的问题。
【专利说明】
一种雷达信号通用处理平台
技术领域
[0001 ]本发明涉及一种雷达信号通用处理平台，属雷达信号处理设备技术领域。【背景技术】
[0002]信号处理平台是现代雷达的核心部件，其工作性能直接影响雷达的探测威力。在传统的设计方案中，信号处理平台是按照功能划分来设计硬件的，对外接口种类单一，缺少系统和插件测试接口，且没有人机操作界面。这种设计结构不仅极大地制约了雷达的整体性能，而且给后续的升级改造带来困难。因此，研发一款具备操作界面及多种类接口，方便系统和插件测试，利于升级改造的高性能的通用信号处理平台，对提高雷达整机研制水平及工作性能具有重大意义，是非常有必要的。
【发明内容】
[0003]本发明的目的在于:提供一种采用通用型硬件，适配性强，接口类型丰富，具备完善的自检功能和测试点，且人机操作界面友好，利于升级改造的雷达信号通用处理平台；解决现有技术接口、插件种类和功能单一，机内自检设备检测覆盖率低，且无人机操作界面的问题。
[0004]本发明是通过如下的技术方案来实现上述目的的:该雷达信号通用处理平台由通讯板、定时板、接口板1、接口板n、处理板、信号源板、机箱构成，其特征在于:机箱内通过插座安装有通讯板、定时板、接口板1、接口板n、处理板、 信号源板、工作电源组件，机箱外壳上通过接口板1、接口板n安装有与通讯板、定时板、处理板、信号源板一一适配的接口；通讯板上设置有人机操作界面；通讯板包括核心模块、FPGA嵌入式控制模块、人机操作界面；处理板包括FPGA嵌入式控制模块、DSP数字信号处理器；定时板由FPGA嵌入式控制模块组成，FPGA嵌入式控制模块包括控制报文子模块、时钟信号子模块、信号终极输出子模块；接口板I包括FPGA嵌入式控制模块、光纤接口、光电转换子模块、数据分发/处理单元； 接口板n包括FPGA嵌入式控制模块、光纤接口、一组32位数据采集接口；信号源板包括FPGA嵌入式控制模块、FLASH存储器、光纤接口。
[0005]所述的通讯板的核心模块为研华系统核心模块;可根据人机操作界面功能裁减标准操作系统软件包，保证人机操作界面的正常运行；通讯板的人机操作界面采用C++ Builder XE6工具开发，运行于XPE操作系统，以RS232串口形式收发录入指令和状态信息。
[0006]所述的处理板包括FPGA嵌入式控制模块、DSP数字信号处理器，是核心运算单元， DSP数字信号处理器对待处理的数据进行脉冲压缩、波束合成、杂波抑制、俯仰角测量、方位角测量运算。
[0007]所述的定时板通过控制报文子模块解码正常工作所需的各种控制报文;通过时钟信号子模块提供通讯板、定时板、接口板1、接口板n、处理板、信号源板工作所需的时钟信号;通过信号终极输出子模块输出最终处理信号。
[0008]所述的接口板I至少安装有六个光纤接口，接口板I为第一级信号处理单元，通过光电转换子模块完成光电转换;通过数据分发/处理单元将输入的待处理数据分发到各个处理单元。
[0009]所述的接口板n至少安装有两个光纤接口和一组32位数据采集接口，转发和缓存信号处理平台工作时的中间结果，同时，通过光纤接口和32位数据采集接口实时监控信号处理平台的工作状态。
[0010]所述的信号源板至少安装有一个光纤接口，用光纤接口将FLASH存储器中存储的测试数据发送到接口板I，用于检测本发明信号处理平台的性能状态是否正常。
[0011]本发明与现有技术相比的有益效果在于:该雷达信号通用处理平台通过通讯板、定时板、接口板1、接口板n、处理板、信号源板和机箱构建起一个完整的通用信号处理平台，实现信号处理和监控的一体化管理，提高了系统的集成度，方便操作。机箱支持光纤、网口、RS422等多种接口形式，提高了系统的兼容性。软件设计采取统一架构和编程语言，提高了系统的维护性和扩展性。采用通用型硬件， 适配性强，接口类型丰富，具备完善的自检功能和测试点，且人机操作界面友好，利于后续升级改造，有效降低了信号处理系统的开发难度和成本。彻底解决了现有技术接口、插件种类和功能单一，机内自检设备检测覆盖率低，且无人机操作界面的问题。【附图说明】
[0012]图1为一种雷达信号通用处理平台的整体结构示意图；图2为处理板的结构不意图；图3为一种雷达信号通用处理平台的人机操作界面示意图。[〇〇13]图中:1、通讯板，2、定时板，3、接口板1，4、接口板II，5、处理板，6、信号源板，7、机箱。【具体实施方式】[〇〇14]下面结合附图对本发明的实施方式作进一步详细说明:该雷达信号通用处理平台由通讯板1、定时板2、接口板13、接口板114、处理板5、信号源板6、机箱7构成，机箱7内通过插座安装有通讯板1、定时板2、接口板13、接口板II 4、处理板 5、信号源板6、工作电源组件，机箱1外壳上通过接口板13、接口板II 4安装有与通讯板1、定时板2、处理板5、信号源板6—一适配的接口；通讯板1上设置有人机操作界面；通讯板1包括核心模块、FPGA嵌入式控制模块、人机操作界面;系统核心模块采用研华系统核心模块；处理板5包括FPGA嵌入式控制模块、DSP数字信号处理器；定时板2由FPGA嵌入式控制模块组成，FPGA嵌入式控制模块包括控制报文子模块、时钟信号子模块、信号终极输出子模块；接口板13包括FPGA嵌入式控制模块、光纤接口、光电转换子模块、数据分发/处理单元； 接口板II4包括FPGA嵌入式控制模块、光纤接口、一组32位数据采集接口；信号源板6包括FPGA嵌入式控制模块、FLASH存储器、光纤接口。
[0015]所述的通讯板1的核心模块为研华系统核心模块;可根据人机操作界面功能裁减标准操作系统软件包，保证人机操作界面的正常运行；通讯板1的人机操作界面采用C++ Builder XE6工具开发，运行于XPE操作系统，以RS232串口形式收发录入指令和状态信息。 [〇〇16]所述的处理板5包括FPGA嵌入式控制模块、DSP数字信号处理器，是核心运算单元， DSP数字信号处理器对待处理的数据进行脉冲压缩、波束合成、杂波抑制、俯仰角测量、方位角测量运算。
[0017]所述的定时板2通过控制报文子模块解码正常工作所需的各种控制报文;通过时钟信号子模块提供通讯板、定时板、接口板1、接口板n、处理板、信号源板工作所需的时钟信号;通过信号终极输出子模块输出最终处理信号。
[0018]所述的接口板13至少安装有六个光纤接口，接口板I为第一级信号处理单元，通过光电转换子模块完成光电转换;通过数据分发/处理单元将输入的待处理数据分发到各个处理单元。
[0019]所述的接口板n 4至少安装有两个光纤接口和一组32位数据采集接口，转发和缓存信号处理平台工作时的中间结果，同时，通过光纤接口和32位数据采集接口实时监控信号处理平台的工作状态。
[0020]所述的信号源板6的自检设备，用于检测本发明通用信号处理平台的性能状态是否正常。(参见图1?3)通讯板1、定时板2、接口板13、接口板II4、处理板5、信号源板6、工作电源组件均制作为插件。[0021 ]机箱7为通讯板1、定时板2、接口板13、接口板II 4、处理板5、信号源板6、工作电源组件各插件提供工作所需的电压和系统内的数据交互通道，以及该雷达信号通用处理平台的对外接口。[〇〇22]机箱7通过相应接口分别连接有显示器、键盘、鼠标。[〇〇23]该雷达信号通用处理平台的工作流程如下所示:打开人机操作界面，通讯板1通过机箱7向定时板2发送控制命令，定时板2再通过机箱7 将控制命令转发给接口板13,接口板13将收到的控制命令和数据按数据流打包后通过机箱 7发送给处理板5，处理板5对接收到的数据按数据流中的报文做匹配滤波处理，然后通过机箱7发送到接口板n 4，接口板n 4对接收到的数据做检测处理后通过机箱7发送到定时板2， 最后在定时板2中对信号处理系统计算的结果做周期和距离对齐处理，最后将结果送到外部接口电路进行后续处理。[〇〇24]当需要对雷达信号通用处理平台的性能进行自检时，用光纤连接接口板13和信号源板6,使用信号源板6中存储的测试数据检测雷达信号通用处理平台各项性能是否正常。 [〇〇25] 处理板5的工作原理如下:处理板5的硬件主体架构由四块DSP数字信号处理器:03?0、03?1、03?2、03?3和一块 FPGA可编程逻辑器组成。FPGA可编程逻辑器根据外部输入的数据流、时钟信号产生处理板5 内部的工作时序和控制命令，然后按控制命令将有效数据通过高速链路口从FPGA可编程逻辑器发送到DSP2和DSP3,接着在03?0、03?1、03?2、03?3中对有效数据进行脉冲压缩11'1、 MTD、测方位角、测俯仰角等运算，最后再由DSP0、DSP1通过32位数据总线将处理结果发送给 FPGA可编程逻辑器进行处理。
[0026]该雷达信号通用处理平台的通讯板1由系统核心模块(即系统平台)和FPGA嵌入式控制模块组成;系统平台采用研华系统核心模块，CPU为ATOM 1.6GHz处理器，内存1G;采用 Windows XP嵌入式操作系统以组件化的形式定制XPE操作系统。该操作系统具有EWF硬盘保护功能，根据人机操作界面功能裁减标准操作系统软件包，具有小容量、高性能和高可靠性，保证人机操作界面的正常运行。人机操作界面采用C++Builder XE6工具开发，运行于 XPE操作系统，以RS232串口形式收发(人机操作界面)的录入指令和状态信息。
[0027]以上所述只是本发明的较佳实施例而已，上述举例说明不对本发明的实质内容作任何形式上的限制，所属技术领域的普通技术人员在阅读了本说明书后依据本发明的技术实质对以上【具体实施方式】所作的任何简单修改或变形，以及可能利用上述揭示的技术内容加以变更或修饰为等同变化的等效实施例，均仍属于本发明技术方案的范围内，而不背离本发明的实质和范围。
【主权项】
1.一种雷达信号通用处理平台，它由通讯板(1)、定时板(2)、接口板1(3)、接口板n (4)、处理板(5)、信号源板(6)、机箱(7)构成，其特征在于:机箱(7)内通过插座安装有通讯 板(1)、定时板(2)、接口板1(3)、接口板II (4)、处理板(5)、信号源板(6)、工作电源组件;机 箱(7)外壳上通过接口板1(3)、接口板II (4)安装有与通讯板(1)、定时板(2)、处理板(5)、信 号源板(6)—一适配的接口；通讯板(1)上设置有人机操作界面；通讯板(1)包括核心模块、FPGA嵌入式控制模块、人机操作界面；处理板(5)包括FPGA嵌入式控制模块、DSP数字信号处理器；定时板(2 )由FPGA嵌入式控制模块组成，FPGA嵌入式控制模块包括控制报文子模块、时 钟信号子模块、信号终极输出子模块；接口板I (3)包括FPGA嵌入式控制模块、光纤接口、光电转换子模块、数据分发/处理单 元；接口板II (4)包括FPGA嵌入式控制模块、光纤接口、一组32位数据采集接口；信号源板(6 )包括FPGA嵌入式控制模块、FLASH存储器、光纤接口。2.根据权利要求1所述的一种雷达信号通用处理平台，所述的通讯板(1)的核心模块为 研华系统核心模块;可根据人机操作界面功能裁减标准操作系统软件包，保证人机操作界 面的正常运行；通讯板的人机操作界面采用C++Builder XE6工具开发，运行于XPE操作系 统，以RS232串口形式收发录入指令和状态信息。3.根据权利要求1所述的一种雷达信号通用处理平台，所述的处理板(5)包括FPGA嵌入 式控制模块、DSP数字信号处理器，处理板(5)是核心运算单元，DSP数字信号处理器对待处 理的数据进行脉冲压缩、波束合成、杂波抑制、俯仰角测量、方位角测量运算。4.根据权利要求1所述的一种雷达信号通用处理平台，所述的定时板(2)通过控制报文 子模块解码正常工作所需的各种控制报文;通过时钟信号子模块提供通讯板(1)、定时板 (2)、接口板1(3)、接口板II (4)、处理板(5)、信号源板(6)工作所需的时钟信号;通过信号终 极输出子模块输出最终处理信号。5.根据权利要求1所述的一种雷达信号通用处理平台，所述的接口板1(3)至少安装有 六个光纤接口，接口板1(3)为第一级信号处理单元，通过光电转换子模块完成光电转换;通 过数据分发/处理单元将输入的待处理数据分发到各个处理单元。6.根据权利要求1所述的一种雷达信号通用处理平台，所述的接口板n (4)至少安装有 两个光纤接口和一组32位数据采集接口，转发和缓存信号处理平台工作时的中间结果，同 时，通过光纤接口和32位数据采集接口实时监控信号处理平台的工作状态。7.根据权利要求1所述的一种雷达信号通用处理平台，所述的信号源板(6)至少安装有 一个光纤接口，用光纤接口将FLASH存储器中存储的测试数据发送到接口板I，用于检测本 发明信号处理平台的性能状态是否正常。
【文档编号】G01S7/02GK105974365SQ201610169393
【公开日】2016年9月28日
【申请日】2016年3月22日
【发明人】沈佳波, 邓兴, 杜昌友, 姚衡
【申请人】荆州南湖机械股份有限公司