用于使用时间-数字转换器来检测电压变化的电路的制作方法

用于使用时间-数字转换器来检测电压变化的电路的制作方法
【专利摘要】描述了用于检测电压变化的电路。该电路包括生成脉冲信号的供电不敏感脉冲发生器。该电路还包括耦合到供电不敏感脉冲发生器的时间-数字转换器。该时间-数字转换器基于该脉冲信号和电压来生成数字信号。该电路还包括耦合到时间-数字转换器的控制器，该控制器基于该数字信号来检测电压变化。
【专利说明】用于使用时间-数字转换器来检测电压变化的电路

【技术领域】
[0001]本公开一般涉及电子设备。本公开尤其涉及用于使用时间-数字转换器来检测电压变化的电路。
[0002]直量
[0003]电子设备已经成为日常生活的一部分。电子设备的示例包括电路、集成电路、蜂窝电话、智能电话、无线调制解调器、计算机、数字音乐播放器、全球定位系统(GPS)单元、个人数字助理、游戏设备等。电子设备能够在各种各样的环境中使用。例如，电子设备能够用在从汽车到家用锁的每件事物中。
[0004]在过去的几年里电子设备的复杂度有了急剧的上升。例如，许多电子设备具有一个或多个帮助控制该设备的处理器、以及支持该处理器及该设备的其他部件的数个数字电路。某些电子设备还在提高速度和效率的同时减小了尺寸。
[0005]电子设备中的工作情况可以变化。例如，当电子设备正在操作时，电压、电流、温度和/或过程可以变化。如本文所解说的，帮助在工作情况变化下确保电子设备的操作的系统和方法可能是有益的。
[0006]概沭
[0007]描述了用于检测电压变化的电路。该电路包括生成脉冲信号的供电不敏感脉冲发生器。该电路还包括耦合到供电不敏感脉冲发生器的时间-数字转换器。该时间-数字转换器基于该脉冲信号和电压来生成数字信号。该电路还包括耦合到时间-数字转换器的控制器，该控制器基于该数字信号来检测电压变化。供电不敏感脉冲发生器可基于分频时钟信号来生成该脉冲信号。该数字信号可包括温度计码。
[0008]控制器可只在电压变化是电压下降时生成跌落码。如果在一时段内未发生附加电压下降，则控制器可以重置跌落码。
[0009]控制器可以耦合到生成用于处理器的时钟信号的锁相环。控制器可基于电压变化来调整时钟信号的频率。控制器可通过切断来自从压控振荡器的注入信号并调整可变电流源来调整时钟信号的频率。控制器可生成用于调整来自供电不敏感脉冲发生器的脉冲信号的校准码。控制器可通过递增校准码直到数字信号在一范围内来生成校准码。控制器可包括将温度计码解码成4位数的解码器。
[0010]还描述了一种用于通过电路检测电压变化的方法。该方法包括由供电不敏感脉冲发生器来生成脉冲信号。该方法还包括由时间-数字转换器基于该脉冲信号和电压来生成数字信号。该方法还包括基于该数字信号来检测电压变化。
[0011]还描述了用于检测电压变化的计算机程序产品。该计算机程序产品包括具有指令的非瞬态有形计算机可读介质。这些指令包括用于使得电路由供电不敏感脉冲发生器来生成脉冲信号的代码。这些指令还包括用于使得电路由时间-数字转换器基于该脉冲信号和电压来生成数字信号的代码。这些指令还包括用于使得电路基于该数字信号来检测电压变化的代码。
[0012]还描述了用于检测电压变化的设备。该设备包括用于生成对供电电压的变化不敏感的脉冲信号的装置。该设备还包括用于基于该脉冲信号和电压来生成数字信号的装置。该设备还包括用于基于该数字信号来检测电压变化的装置。
[0013]附图简沭
[0014]图1是解说用于使用时间-数字转换器(TDC)来检测电压变化的电路的一个配置的框图；
[0015]图2是解说用于检测电压变化的方法的一个配置的流程图；
[0016]图3是解说供电不敏感脉冲发生器的一个配置的框图；
[0017]图4是解说供电不敏感脉冲发生器的一个配置的功能的图表；
[0018]图5是解说延迟块的一个配置的电路图；
[0019]图6是解说时间-数字转换器(TDC)的一个配置的电路图；
[0020]图7是解说时间-数字转换器(TDC)功能的一个示例的时序图；
[0021]图8是解说用于校准供电不敏感脉冲发生器的方法的一个配置的流程图；
[0022]图9是解说相对于校准码的数字信号值对比供电电压的一个示例的图表；
[0023]图10是解说校准供电不敏感脉冲发生器的一个示例的时序图；
[0024]图11是解说控制器的一个配置的框图；
[0025]图12是解说检测电压变化的一个示例的图表；
[0026]图13是解说锁相环(PLL)和供电跌落传感器的一个配置的框图；
[0027]图14是解说用于检测电压变化的方法的一个更具体的配置的流程图；以及
[0028]图15解说了可在电子设备中使用的各种组件。
[0029]详细描沭
[0030]除非明确地由其上下文所限，否则术语“信号”在本文用于指示其普通含义中的任何含义，包括如在线缆、总线、或其他传输介质上表达的存储器位置(或存储器位置集)的状态。除非明确地由其上下文所限，否则术语“生成”在本文用于指示其普通含义中的任何含义，诸如计算或以其他方式产生。除非明确地由其上下文所限，术语“计算”在本文用于指示其普通含义中的任何含义，诸如计算、求值和/或从一组值中进行选择。除非明确地由其上下文所限，术语“获得”用于指示其普通含义中的任何含义，诸如计算、推导、(例如，从外部设备)接收、和/或(例如，从存储元件阵列)检索。在术语“包括”在本说明书和权利要求书中使用的情形中，它并不排除其他元素或操作。术语“基于”(如在“A基于B”中)用于指示其普通含义中的任何含义，包括以下情形:⑴“至少基于”(例如，“A至少基于B”)，以及(如果合适)在特定上下文中(ii) “等于”(例如，“A等于B”)。类似地，术语“响应于”用于指示其普通含义中的任何含义，包括“至少响应于”。
[0031]除非以另外方式指示，具有特定特征的装置的操作的任何公开还明确地旨在公开具有类似特征的方法(并且反之亦然)，并且根据特定配置的装置的操作的任何公开还明确地旨在公开根据类似配置的方法(并且反之亦然)。术语“配置”可用于指代由其特定上下文所指示的方法、装置或系统。术语“方法”、“进程”、“过程”和“技术”通用且可互换地使用，除非由特定上下文以另外方式指示。术语“装置”和“设备”也通用且可互换地使用，除非由特定上下文以另外方式指示。术语“元件”和“模块”通常用于指示较大配置的一部分。通过引用文档的一部分的任何援引加入应当被理解为援引加入了在该部分中被引用的术语或变量的定义(当这些定义出现在该文档中别处的情况下)以及在被援引部分中引用的任何附图。
[0032]如本文所使用的，术语“块/模块”可被用于指示特定要素可以用硬件、软件或两者组合的形式来实现。术语“耦合”及其变型可用于指示一个实体被直接或间接地连接到另一实体。例如，如果第一实体耦合到第二实体，则第一实体可直接连接到第二实体或者可通过另一实体间接连接到第二实体。
[0033]本文公开的系统和方法描述了用于使用时间-数字转换器(TDC)来检测电压变化的电路。例如，本文公开的系统和方法可用于用TDC(时间-数字转换器)来实现电源电压跌落传感器。电源电压跌落传感器可监视电源的电压变化并且可生成对应于当前电压电平的数字码。例如，电压跌落传感器或电压感测电路可使用具有控制块(例如，控制器)的时间-数字转换器(TDC)来实现，该控制块只在供电电压下降时(以及例如重置时)生成(改变了的)数字码。在一个配置中，锁相环(PLL)频率可能需要随着供电电压变化而调整。例如，使PLL响应供电电压下降可能是有益的。由此，PLL可以不断地从电源电压跌落传感器接收数字码，并且能够在存在电源电压下降时(例如，在由较大的数字码变化指示时)调整其工作频率。
[0034]本领域内的其它办法已被用来跟踪电压。在一种办法(例如，自适应相移PLL架构)中，电压供电跟踪通过用供电电压的经滤波版本调制压控振荡器(VCO)控制电压来完成。在该办法中，从供电电压到控制电压的传递函数具有一个零点和一个极点(例如产生高通滤波器)。通过调整电容和某些晶体管，控制电压对供电电压的幅度和相位响应是可配置的。该办法提供了用于供电跟踪的模拟办法。这可能只提供取决于电源噪声分布的对控制电压的有限控制。
[0035]在另一种现有办法中，线性电压调节器(LVR)生成与供电电压相当的PLL电压。通过PLL电压的控制环路，PLL电压跟踪供电电压。该办法提供了一阶供电跟踪。PLL输出频率响应于处理器数字电源的变化而被调制。例如，处理器可以在其变为高活动模式时汲取高电流(导致较大的供电跌落)，并且PLL可响应于供电跌落而降低其频率以防止处理器故障。
[0036]在本文所公开的系统和方法的一个配置中，供电跌落传感器使用时间-数字转换器(TDC)和供电不敏感脉冲发生器来检测供电电压变化。该配置允许在实现校准和控制电路时的灵活性。该办法可以不对供电电压过冲提供响应。如果在给定时间内电压电平没有改变，则可重置参考电压电平。可校准到码的供电电压映射。
[0037]在该配置中，(供电不敏感)脉冲发生器生成电压不敏感脉冲宽度。时间-数字转换器(TDC)可将该脉冲宽度转换成随着供电电压变化的数字码或信号。数字信号(例如，TDC解码器输出)可由控制器处理。
[0038]控制器中的校准逻辑可基于TDC输出来校准该电压不敏感脉冲宽度的过程和温度变化效应。例如，可调整脉冲宽度生成设置以便将TDC输出置于特定范围内(例如，在判定逻辑使用范围从‘0000’到‘1111’的四位来表示值0-15的情况下)。每当控制逻辑改变其参考电压电平时，就可开始校准。
[0039]下文给出本系统和方法的一个实现的示例。例如，电路可被实现为电压跌落传感器。电压跌落传感器的总平面图可包括参考时钟分频器、脉冲发生器、时间-数字转换器(TDC)解码器以及判定逻辑(例如，控制器)。时钟分频器提供了以低频率来操作电压跌落传感器的选项。时钟分频器的输出可用作用于电压跌落传感器的全局时钟。
[0040]脉冲发生器在每一个时钟循环处生成电压不敏感脉冲宽度。脉冲及其补脉冲可驱动时间-数字转换器(TDC)解码器。时间-数字转换器(TDC)解码器将当前电压电平转换成26位“温度计”码。判定逻辑可以持续监视温度计码并且在发生电压跌落接着温度计码变化时生成跌落信号以及3位跌落码。
[0041]时间-数字转换器(TDC)可用于感测电压跌落。换言之，时间-数字转换器(TDC)可作为电压跌落传感器来操作。应注意，时间-数字转换器(TDC)结构已经在数字锁相环(PLL)中被用来比较两个输入信号的相位并生成对应于相位差的数字码。
[0042]从脉冲发生器中生成的电压不敏感脉冲可被分成两个信号。输入信号之一传播通过(TDC中的)延迟链，并且另一信号被反相并用作锁存时钟。为了作为电压跌落传感器来操作，脉冲及其反相被用作两个时间-数字转换器(TDC)输入信号。因此，时间-数字转换器(TDC)将生成I序列，之后是O序列。I到O的转变位置出现在反相器链延迟的总和(近似地)变成输入脉冲宽度的地方。
[0043]时间-数字转换器(TDC)的响应可基于供电电压电平而变化。例如，来自处于两个不同的电源电压电平的时间-数字转换器(TDC)的数字码输出可以是不同的。例如，当电源电压较高时，反相器单元的延迟较小。因此，需要更多的反相器单元以使得反相器延迟的总和变成输入脉冲宽度。然而，当电源电压较低时，反相器的延迟较大，并且只需要少量反相器单元以具有相同的延迟量(根据脉冲宽度)。因此，“温度计”码的差异指示电源电压的变化。电源电压的变化可被解释为由判定逻辑(例如，控制器)生成的跌落码。在一个配置中，跌落码可具有值4(例如，位‘100’)。PLL可将跌落码用作电源电压下降的指示并相应地调整其工作频率。
[0044]在一些配置中，(供电电压不敏感)脉冲发生器可根据校准规程被校准。在一个配置中，判定逻辑(例如，控制器)在内部使用对应于值0-15的4位数字。校准逻辑(例在如控制器中)尝试通过调整脉冲宽度发生器的配置来将时间-数字转换器(TDC)解码器输出维持在该范围中。例如，为了较低数字侧的余量，校准规程尝试排除O和I。校准逻辑可使得校准码循环直到时间-数字转换器(TDC)解码器输出在2到15内。关于校准规程的更多细节在下文中给出。
[0045]如上所述，时间-数字转换器(TDC)可用作供电跌落传感器。当电压变化时，时间-数字转换器(TDC)解码器生成数字信号或“温度计”码，该数字信号或“温度计”码与其I到O转变位置相对应。温度计码可以在供电电压下降时增大(指示例如较长延迟)。判定逻辑可只在供电电压下降时(例如，在时间-数字转换器(TDC)解码器码增大时)生成跌落码。在一些配置中，如果电压提高，则跌落码不变并且可维持其先前的码。如果在特定时间(例如，时段)内不存在另一供电电压下降(例如，附加的电压下降)，则判定逻辑可重置跌落码。以此方式，PLL可以只对供电电压下降做出反应，而不对供电电压瞬态作出反应。
[0046]在一些配置中，跌落码可被应用于锁相环(PLL)。例如，PLL可包括两个压控振荡器(VCO)。“主”VCO可被包括在由PLL控制的环路中。在本文所公开的系统和方法的一个示例中，当跌落码为‘000’时，“从” VCO通过来自主VCO的注入(例如，注入信号)而处于与主VCO相同的频率。如果跌落码变成非零，则来自主VCO的注入(例如，注入信号)可被禁用(切断)并且从VCO的频率可由该跌落码来控制。
[0047]与其它办法相比，由本文所公开的系统和方法提供的架构可只在供电跌落的情况下降低PLL频率，而不在过冲的情况下降低PLL频率。这可以是有益的，因为PLL可用于为多个数字块计时，这些数字块全都针对特定最大频率调速，而这些块中的某一些可以处在不同的供电上(例如，与高性能中央处理单元(CPU)不同)。因此，当PLL响应于CPU供电上的跌落而使其频率下降时，这些块可以不受影响。然而，如果PLL响应CPU供电上的过冲并将其频率猛增至该最大频率以上，则这些其它块可能失效。本文所公开的系统和方法还可与TDC跌落检测器相结合地使用注入锁定主-从VCO安排来确保在跌落事件过去后从振荡器在没有过冲的情况下重新锁定到主振荡器。在其办法中，一旦供电瞬态已经逝去，PLL就将尝试重新锁定到参考时钟，并且可能存在基于PLL环路动态的PLL频率过冲。
[0048]现在参照附图描述各种配置，附图中相同的参考标号可指示功能上相似的要素。本文一般性地描述的和在附图中解说的系统和方法可以广泛地以各种不同配置来安排和设计。因此，对如附图中表示的若干配置的以下更详细的描述无意限定所要求保护的范围，而是仅仅代表这些系统和方法。
[0049]图1是解说用于使用时间-数字转换器(TDC)来检测电压变化的电路102的一个配置的框图。电路102可包括分频器106、供电不敏感脉冲发生器108、时间-数字转换器(TDC) 114和控制器118中的一个或多个。电路102和/或电路102的一个或多个组件(例如，分频器106、供电不敏感脉冲发生器108、时间-数字转换器(TDC) 114和/或控制器118)可以用硬件、软件或其组合来实现。例如，电路102和/或其组件中的一个或多个可包括电路组件(例如，电阻器、电容器、电感器、晶体管、放大器、缓冲器等)、存储器单元、锁存器、寄存器、逻辑门等。另外地或替换地，电路102可被实现为集成电路、实现为专用集成电路(ASIC)和/或使用处理器和指令来实现在一些配置中，电路102可被包括在电子设备(例如，蜂窝电话、智能电话、音频播放器、电视机、计算机等)中。
[0050]电路102可接收或获得时钟信号A 104a。时钟信号A 104a可以从压控振荡器(VCO)或某一其它时钟生成器接收。在一个配置中，分频器106可对时钟信号A 104a的频率进行分频以产生时钟信号B 104b。换言之，时钟信号B104b可以是分频时钟信号。在这种情况下，时钟信号B 104b可具有与时钟信号A 104a相比降低的频率。在其它配置中，电路102可以不包括分频器106，或者分频器106可以不降低时钟信号A 104a的频率或者可被绕过。在这种情况下，时钟信号B 104b与时钟信号A 104a是相同的。时钟信号B 104b可以是由例如电路102的其它组件(例如，供电不敏感脉冲发生器108和控制器118)使用的时钟信号。
[0051]时钟信号B 104b可被提供给供电不敏感脉冲发生器108和控制器118。供电不敏感脉冲发生器108可基于时钟信号B 104b来生成脉冲信号110。例如,供电不敏感脉冲发生器108可以在时钟信号B 104b的每一个循环处生成脉冲信号110中的脉冲宽度。由供电不敏感脉冲发生器108生成的脉冲信号110可以对供电电压变化不敏感。例如，供电电压变化可以不显著地影响供电不敏感脉冲发生器108的操作或者可以比其它块更小地影响供电不敏感脉冲发生器108。换言之，甚至在供电电压变化时，脉冲信号110仍可保持相对一致或规律。在一些配置中，脉冲信号110的脉冲宽度可基于校准码122来调整或校准。关于此调整或校准的更多细节在下文中给出。
[0052]脉冲信号110可被提供给时间-数字转换器(TDC)114。时间-数字转换器(TDC) 114可基于脉冲信号110和供电电压112来生成数字信号116。数字信号116可基于供电电压112的变化而变化。例如，时间-数字转换器(TDC)可包括电压敏感缓冲器链。供电电压112越高，电压敏感缓冲器响应得越快。例如，在供电电压112较高时，脉冲信号110可以更快地传播通过电压敏感缓冲器链。
[0053]数字信号116可以反映或提供对供电电压112电平的指示。在一个配置中，数字信号116是“温度计”信号或码。例如，数字信号116可包括26位。在一个示例中，这些位可包括一系列“I”位，之后是一系列“O”位。数字信号116中从I到O的转变位置可反映供电电压112电平。例如，当供电电压112较高时，时间-数字转换器(TDC)中的反相器单元的延迟较小。因此，需要更多的反相器单元以使得反相器延迟的总和变成脉冲信号110的脉冲宽度。然而，当供电电压112较低时，反相器的延迟较大，并且只需要少量反相器单元以具有相同的延迟量(根据脉冲宽度)。因此，“温度计”信号(例如，数字信号116)的差异指示供电电压112的变化。
[0054]数字信号116被提供给控制器118。控制器118可基于数字信号116来生成变化检测信号120。例如，控制器118可监视数字信号116并且在数字信号116指示供电电压112的变化时产生变化检测信号120。在一些配置中，变化检测信号120可只在已经发生供电电压112下降时(以及例如发生重置时)进行指示。例如，变化检测信号120可以在数字信号116指示供电电压112下降时指示由控制器118生成的“跌落码”。如果在特定时段内未发生另一次(例如，附加的)供电电压112下降、如果供电电压112下降未持续达特定时段和/或如果供电电压112返回到特定电压达特定时段，则控制器118可重置变化检测信号120。这可指示供电电压112跌落已经结束。
[0055]在本文所公开的系统和方法的一个示例中，变化检测信号120 (例如，跌落码)可被提供给锁相环(PLL)。例如，跌落码可使得压控振荡器(VCO)基于供电电压112下降而降低其循环频率。这样做是为了确保由供电电压112供电的电路系统在供电电压112下降时仍然可以正确地运行。例如，供电电压112可以为处理器供电。当供电电压112下降时，处理器可能无法以特定(较高)频率正确地运行。因此，变化检测信号120可用于降低向处理器提供时钟信号的PLL的频率。这可允许处理器在发生供电电压112下降时以较低的频率正确地运行。
[0056]在一些配置中，控制器118还可生成校准码122以校准供电不敏感脉冲发生器108。例如，控制器118可以在内部使用4位数字来执行操作。4位数字可对应于范围在O到15之间的值。控制器118可尝试通过调整或校准供电不敏感脉冲发生器108来将数字信号116维持在该范围内。在一个配置中，控制器118可尝试排除较低数字侧的值O和I。例如，控制器118可使得校准码122循环直到数字信号116在2到15的值范围内。每当控制器118改变参考电压电平时，控制器118就可校准供电不敏感脉冲发生器108。
[0057]图2是解说用于检测电压变化的方法200的一个配置的流程图。电路102可基于时钟信号104来生成(202)脉冲信号110。例如，供电不敏感脉冲发生器108可以在时钟信号B 104b的每一个循环处生成脉冲信号110中的脉冲宽度。
[0058]电路102可基于脉冲信号110和电压112来生成(204)数字信号116。例如，时间-数字转换器(TDC) 114可基于脉冲信号110和供电电压112来生成数字信号116(例如，“温度计”信号或码)。如上所述，数字信号116可指示或反映供电电压112的变化。
[0059]电路102可基于数字信号116来检测(206)电压变化(例如，供电电压112的变化)。例如，控制器118可以检测数字信号116何时表示比先前所指示的更长的延迟(并因此表示更低的供电电压112)。例如，如果数字信号116在当前循环中提供了与前一循环中的较低数字相比而言更高的数字，则控制器118可检测到已经发生供电电压112下降。在一些配置中，电路102可基于检测到的电压变化来提供变化检测信号120(例如，跌落信号或码)。
[0060]图3是解说供电不敏感脉冲发生器308的一个配置的框图。图3所示的供电不敏感脉冲发生器308可以是图1所示的供电不敏感脉冲发生器108的一个示例。如图3所示，供电不敏感脉冲发生器308可包括延迟块324和与(AND)门328。
[0061]供电不敏感脉冲发生器308可接收时钟信号304。时钟信号304可被提供给延迟块324和与门328。延迟块324可延迟时钟信号304以产生被延迟信号326。被延迟信号326可以是时钟信号304的在时间上延迟的版本。该被延迟信号326可以在被提供给与门328之前被反相。
[0062]与门328可基于时钟信号304和反相的被延迟信号326来产生脉冲信号310。脉冲信号310可具有对应于由延迟块324提供的延迟量的脉冲宽度。由延迟块324提供的延迟量可被调整或校准。应注意，脉冲信号310可以不基于供电而变化(或者可以比其它电路102组件相对更少地变化)。
[0063]图4是解说供电不敏感脉冲发生器的一个配置的功能的图表。具体而言，图4解说随时间432的相对于脉冲信号410的时钟信号404。在一个示例中，脉冲信号410的脉冲宽度可以是2000皮秒(ps)时段中的50ps。时钟信号404可被提供给供电不敏感脉冲发生器(例如，供电不敏感脉冲发生器108、308)，该供电不敏感脉冲发生器作为响应可提供脉冲信号410。
[0064]如图4所示，脉冲信号410的脉冲宽度可以对应于延迟430a_b。例如，延迟430a-b (由例如延迟块324提供)的量决定脉冲信号410的宽度。脉冲信号410 “宽度”可以指脉冲信号410的每一个阶跃升高部分的历时。
[0065]图5是解说延迟块524的一个配置的电路图。在该配置中，延迟块524包括p沟道金属氧化物半导体场效应晶体管(MOSFET) 538a-g (例如，“PMOS晶体管”538a_g)、n沟道MOSFET 540a-g (例如，“NMOS晶体管”540a_g)、电阻器546、反相器542a_f以及复用器548。
[0066]可以在PMOS晶体管538a_g的源极施加第一电压534。在一些配置中，第一电压534可以是被供应给处理器(例如，CPU)的相同电压。PMOS晶体管538a-g的源极可以耦合在一起。可以在NMOS晶体管540a-g的源极施加第二电压536。在一些配置中，第二电压536可以是接地或O伏(V)。NMOS晶体管540a_g的源极可以耦合在一起。
[0067]第一 PMOS晶体管538a的漏极可以耦合到电阻器546和第一 NMOS晶体管540a的栅极。第一 NMOS晶体管540a的漏极可以稱合到电阻器546和第二 NMOS晶体管540b的栅极。第一 PMOS晶体管538a的栅极可以耦合到其它PMOS晶体管538b_g的栅极、第二 PMOS晶体管538b的漏极以及第二 NMOS晶体管540b的漏极。
[0068]第三NMOS晶体管540c的栅极可以耦合到第四至第七NMOS晶体管540d_g的栅极、第三NMOS晶体管540c的漏极以及第三PMOS晶体管538c的漏极。反相器A 542a可以耦合到第四PMOS晶体管538d的漏极以及第四NMOS晶体管540d的漏极。反相器B 542b可以耦合到第五PMOS晶体管538e的漏极以及第五NMOS晶体管540e的漏极。反相器C 542c可以耦合到第六PMOS晶体管538f的漏极以及第六NMOS晶体管540f的漏极。反相器D 542d可以耦合到第七PMOS晶体管538g的漏极以及第七NMOS晶体管540g的漏极。
[0069]反相器A 542a的输入端可接收时钟信号504。反相器A 542a的输出端544a可以耦合到复用器548以及反相器B 542b的输入端。反相器B 542b的输出端544b可以耦合到反相器C 542c的输入端以及反相器E 542e,反相器E 542e进而稱合到复用器548。反相器C 542c的输出端544c可以耦合到复用器548以及反相器D 542d的输入端。反相器D 542d的输出端544d可以耦合到反相器F542f，反相器F 542f进而耦合到复用器548。
[0070]复用器548可以接收控制信号550a_b。控制信号550a_b可以是图1所示的校准码122的一个不例。控制信号550a-b可用于选择(基于反相器输出544a_d的)复用器548输入之一以产生被延迟信号526。图5所示的被延迟信号526可以是图3中的被延迟信号326的一个不例。每一个复用器548输入都可具有不同的延迟量。由此,控制信号550a_b可用于调整或校准脉冲信号(例如，脉冲信号110、310、410)的宽度。
[0071]如图5所不，四个晶体管538a_b、540a_b和电阻器546可包括向四个反相器542a_d提供供电不敏感电流的供电不敏感偏置。这导致较少供电敏感延迟。这由此可使得供电不敏感脉冲发生器108、308能够提供对例如供电电压变化不敏感的脉冲。
[0072]图6是解说时间-数字转换器(TDC)614的一个配置的电路图。图6所示的时间-数字转换器(TDC)614可以是图1所示的时间-数字转换器(TDC) 114的一个示例。时间-数字转换器(TDC)614可用于感测电压跌落。
[0073]时间-数字转换器(TDC) 614可包括电压敏感缓冲器650a_n、D触发器656c_n以及反相器652。时间-数字转换器(TDC) 614可接收脉冲信号610并提供数字信号616c-n。脉冲信号610可由电压供电不敏感脉冲发生器(例如，供电不敏感脉冲发生器108)生成。
[0074]脉冲信号610可被提供给电压敏感缓冲器650a_n链和反相器652。反相器652产生锁存信号654，该锁存信号是脉冲信号610的反相版本。锁存信号654被提供给D触发器656c_n。
[0075]脉冲信号610传播通过(电压敏感缓冲器650a_n的)延迟链，而锁存信号654被用来锁存D触发器656c-n。与在被提供高供电电压时的更快响应相比，电压敏感缓冲器650a-n在被提供较低的供电电压时(未在图6中解说)可以更慢地响应脉冲信号610。由此，脉冲信号610可以在供电电压下降、跌落或减小时更慢地传播通过电压敏感缓冲器650a-n的延迟链。
[0076]基于脉冲信号610的脉冲宽度以及提供给电压敏感缓冲器650a_n的供电电压(例如，供电电压112), D触发器656c可以在数字信号616c-n中生成I序列，之后是O序列。I到O的转变位置出现在电压敏感缓冲器650a-n链延迟的总和变成脉冲信号610的近似宽度的地方。
[0077]图7是解说时间-数字转换器(TDC)功能的一个示例的时序图。更具体而言，图7解说随时间732在两个不同的供电电压的时间-数字转换器(TDC)功能的一个示例。该示例解说随时间732的锁存信号754、输入A 710a、输出A 716a、输入B 710b和输出B 716b。输入710a-b可以表示传播通过时间-数字转换器(TDC)中的电压敏感缓冲器时的脉冲信号，而输出716a-b可表不从时间-数字转换器(TDC)中的D触发器输出的数字信号。
[0078]当如在输入A 710a的标绘中电源电压较高时，电压敏感缓冲器(或例如反相器单元)的延迟较小。因此，需要更多的电压敏感缓冲器来使得缓冲器延迟的总和变成输入A 710a的脉冲宽度。在该示例中，输出A 716a中从I到O的第一转变758a可以出现在位置或值9处。然而，当如在输入B 710b的标绘中所示的那样电源电压降低760时，电压敏感缓冲器的延迟较大，并且只需要少量缓冲器来具有相同的延迟量(脉冲宽度)。在该示例中，输出B 716b中从I到O的第二转变758b可以出现在位置或值13处。因此，输出716a-b(例如，数字信号或“温度计”码)的差异指示电源电压的变化(例如，下降)。可使用输出716a-b的差异来生成由控制器(例如，控制器118)生成的跌落码(例如，变化检测信号120)。在该示例中，跌落码将会是4且PLL可将该跌落码用作电源电压下降的指示并相应地调整其工作频率。
[0079]在一个示例中，在1.05V处，TDC输出可以是6(例如，‘11111111111111111111000000，)。在 0.95V 处，该 TDC 输出可以变为 10(例如，‘11111111111111110000000000，)。在该示例中，锁存信号(类似于锁存信号754)的上升沿可以出现在切换点(例如在位从I变为O之处)。
[0080]图8是解说用于校准供电不敏感脉冲发生器108的方法800的一个配置的流程图。在一个配置中，电路102中的校准逻辑(例如，控制器118)可基于时间-数字转换器(TDC) 114输出来校准电压不敏感脉冲宽度的过程和温度变化效应。例如，可调整供电不敏感脉冲发生器108脉冲宽度设置以便将时间-数字转换器(TDC) 114输出置于特定范围内。
[0081]在一个配置中，电路102的判定逻辑(例如，控制器118)在内部使用对应于值0-15的4位数字。校准逻辑尝试通过调整供电不敏感脉冲发生器108的配置来将时间-数字转换器(TDC) 114值维持在该范围内。在一个示例中，为了较低数字侧的余量，方法800尝试排除O和I。电路102(例如，控制器118)可使得校准码122循环直到时间-数字转换器(TDC) 114数字信号116输出值在2到15内。
[0082]每当电路102改变参考电压电平时，就可开始校准。参考电压可以是在内部计数器溢出时的供电电压。每当计数器溢出时，就可改变参考电压。当参考电压电平改变时，电路102可重置(802)校准码(例如，供电不敏感脉冲发生器108脉冲宽度设置)。例如，控制器118可将2位校准码122设为两个‘I’位(例如，‘11’)。
[0083]电路102可递增(804)校准码122。在一个配置中，校准码122可循环遍历2位码‘00，、‘01，、‘10，、‘11，。例如，控制器118在重置后将校准码122从‘11’递增(804)到‘00，。
[0084]电路102可确定(806)数字信号116是否在范围内。在一个配置中，控制器118在内部使用4位逻辑。因此，控制器118可尝试将数字信号116值带到0-15的范围内。例如，控制器118可确定是否1〈数字信号值〈16。如果数字信号116值不在该范围内，则电路102可返回以递增(804)校准码122。如果数字信号116在该范围内，则方法800 (例如，校准规程)可结束(808)。应注意，可取决于配置而使用不同的范围。
[0085]图9是解说相对于校准码922的数字信号值962对比供电电压912的一个示例的图表。数字信号值962可以是时间-数字转换器(TDC) 114输出的值的一个示例。如可以从该图表中观察到，特定供电电压912处的数字信号值962可基于校准码922而变化。在校准期间，例如电路102 (例如，控制器118)可以循环遍历校准码922直到数字信号值962在特定范围内(例如，I〈数字信号值〈16)。
[0086]在一个示例中，在校准之前(例如在为‘00’的校准码922处)，供电电压912为
1.05V且给出数字信号值962为24。在校准后(例如校准码922为‘10’)，在1.05V的供电电压912处，数字信号值962可以是10。
[0087]图10是解说校准供电不敏感脉冲发生器108的一个示例的时序图。具体而言，图10解说随时间1032的校准前的脉冲信号1010a、解码器网格1064以及校准后的脉冲信号1lOb0例如，电路102(例如，控制器118)可校准供电不敏感脉冲发生器108以使得来自时间-数字转换器(TDC)的数字信号116在4位范围1066内。
[0088]在该示例中，校准前的脉冲信号1lOa可具有对应于在4位范围1066之外的数字信号116值(针对特定供电电压112)的脉冲宽度。例如，校准前的脉冲信号1lOa可具有对应于数字信号116值为22的脉冲宽度。在这种情况下，电路102 (例如，控制器118)可递增校准码122直到脉冲信号1010宽度对应于在4位范围1066内的数字信号116值(在特定供电电压112处)。在图10所示的示例中，校准后的脉冲信号1lOb具有对应于数字信号116值为9的脉冲宽度。
[0089]图11是解说控制器1118的一个配置的框图。图11所示的控制器1118可以是图1所示的控制器118的一个示例。控制器1118可包括校准器1168、解码器1170和变化检测器1174。控制器1118可接收数字信号1116并且可作为响应而生成校准码1122和/或变化检测信号1120。应注意，控制器1118和/或控制器1118的各个元件(例如，校准器1168、解码器1170和变化检测器1174)可基于来自时钟信号(未在图11中示出)的时钟循环来操作。
[0090]在一个配置中，数字信号1116可以是“温度计”码。例如，数字信号1116可包括多个位。这些位可包括一系列‘I’位，之后是一些列‘0’位或相反。数字信号1116的值可由位的转变位置(例如，从‘I’位变成‘0’位或相反)表示。另外地或替换地，数字信号1116的值可基于特定位的数量(例如，‘I’位的数量或‘0’位的数量)来解释。例如，数字信号1116的值可以是总位数减去‘I’位的数量。例如，如果使用26位来表示数字信号1116且其中17位是‘I’位，则该数字信号的值可以是9。继续该示例，数字信号1116的值可以替换地是‘0’位的数量。例如，如果数字信号1116中存在9个‘0’位，则数字信号1116的值可以是9。在一些配置中，控制器1118可以按并行格式接收数字信号1116。例如，数字信号1116可以在来自时间-数字转换器(TDC) 114中的26个D触发器的26根导线上提供。
[0091]校准器1168可基于数字信号1116来生成校准码1122。例如，校准器1168可以在校准期间递增2位校准码1122，直到数字信号1116值在特定范围(例如，2到15)内。
[0092]解码器1170可将数字信号1116解码成经解码信号1172。在一个配置中，控制器1118可使用4位来表示数字信号1116(例如，供电电压112)。例如，解码器1170可将数字信号1116从26位信号转换成4位经解码信号1172，以供控制器1118的内部逻辑使用。经解码信号1172可被提供给变化检测器1174。
[0093]变化检测器1174可基于经解码信号1172来生成变化检测信号1120。例如，变化检测器1174可基于来自先前时钟循环的经解码信号1172与当前时钟循环处的经解码信号1172之间的差异来生成3位变化检测信号1120。例如，如果先前的经解码信号1172是‘1000’ (例如具有值8)且当前经解码信号1172是‘1100’ (例如具有值12)，则变化检测信号120(例如，“跌落码”)可以是位‘100’(具有值4)。如果在特定时段内未发生经解码信号1172的另一下降、如果经解码信号1172的变化未持续达特定时段和/或如果经解码信号1172返回到特定值达特定时段，则变化检测器可重置变化检测信号1120。
[0094]在一些配置中，变化检测器1174可以只指示供电电压112下降(例如，经解码信号1172的值增大)和重置。例如，在经解码信号1172的增大后，如果经解码信号1172值减小(由此指示供电电压112增大)，则变化检测器1174最终可以重置变化检测信号1120。例如，如果经解码信号1172值减小(例如指示供电电压112增大)且在特定时段内未(再次)增至高于特定阈值(例如对应于特定供电电压112)，则可重置变化检测信号120。在一些配置中，变化检测器1174可指示经解码信号1172的值的增大和/或减小(指示供电电压112的减小和/或增大)。
[0095]图12是解说检测电压变化的一个示例的图表。具体而言，图12解说随时间1232的数字信号I到O转变位置1276的标绘(上面的标绘)以及变化检测信号1220的标绘(下面的标绘)。数字信号I到O转变位置1276是按照一系列‘I’位何时转变为‘0’位(例如，数字信号116中的‘0’位的数量减去I)来解说的。
[0096]在该示例中，上面的标绘解说随时间1232出现的经解码信号部分A1272a、经解码信号部分B 1272b以及经解码信号部分C 1272c。经解码信号部分1272a_c各自可具有一个或多个时钟循环的历时。例如，经解码信号部分A1272a可以在若干时钟循环上保持相同，直到信号变为经解码信号部分B1272b。在一些配置中，经解码信号部分1272a-c可使用四位来表达。例如，经解码信号部分A 1272a可包括对应于转变位置1276中的3的位‘0011’ (例如可对应于供电电压112的I伏(V))。另外，经解码信号部分B 1272b可包括对应于转变位置1276中的10的位‘1010’ (例如可对应于供电电压112的0.85V)。此外，经解码信号部分C 1272c可包括对应于转变位置1276中的6的位‘0110’ (例如可对应于供电电压112的0.9V)。
[0097]在该示例中，下面的标绘解说随时间1232出现的变化检测信号部分A1220a、变化检测信号部分B 1220b以及变化检测信号部分C 1220c。变化检测信号部分1220a_c各自可具有一个或多个时钟循环的历时。在一些配置中，变化检测信号部分1220a-c可包括3位码。例如，变化检测信号部分A 1220a可以是位‘000’，而变化检测信号部分B 1220b可以是位‘111’。在一些配置中，除了‘000’以外的任何位序列可被认为是指示供电电压112下降的“跌落码”。
[0098]如图所示，数字信号I到O转变位置1276可以从3变为10，以指示供电电压112从IV降至0.85V(如通过值从经解码信号部分A 1272a位‘0011’增至经解码信号部分B1272b位‘1010’所指示的)。当电压下降时，可生成(1278)码(例如，跌落码)。例如，控制器118可生成(1278)由变化信号部分B 1220b所示的‘111’码。
[0099]经解码信号部分C 1272c(例如，位‘0110’ )可指示在时段1280期间未发生电压下降。一旦该时段1280期满，就可以在未发生电压下降的情况下重置(1282)该码。例如，控制器118可包括计时器(例如，计数器)。控制器118可以在存在电压下降(例如，经解码信号1272值增大)时启动计时器。如果在时段1280结束之前(例如，在特定时长或特定数量的时钟循环之前)发生另一电压下降，则控制器118可重启计时器。然而，如果在没有电压下降的情况下达到时段1280的长度(如图12所示)，则控制器118可重置变化检测信号1220。例如，变化检测信号部分B 1220b(例如，码‘111’)可被重置(1282)为变化检测信号部分A 1220a (例如，码‘000’)。
[0100]在一些配置中，变化检测信号1220可指示供电电压112下降的幅度。如图12所示，例如从经解码信号部分A 1272a(例如，3)到经解码信号部分B1272b (例如，10)的值变化可由变化检测信号指示为‘111’(例如，7)。如果值变化(例如，供电电压122下降)的其它幅度在可由用于例如变化检测信号1220的位数表示的范围内，则可由变化检测信号1220来指示这些值变化幅度。
[0101]如图12所示，在一些配置中，变化检测信号1220可以不指示供电电压112的增大(例如，经解码信号1272值增大)。这可允许只基于供电电压112下降而不基于供电电压112瞬态的控制(例如对PLL的控制)。
[0102]图13是解说锁相环(PLL) 1311和供电跌落传感器1302的一个配置的框图。图13所示的供电跌落传感器1302可以是图1所示的电路102的一个示例。具体而言，图13解说如何可将供电跌落传感器1302应用于锁相环(PLL)1311。锁相环(PLL) 1311耦合到供电跌落传感器1302和处理器1309。在一些配置中，供电跌落传感器1302可被包括在锁相环(PLL) 1311中。在其它配置中，供电跌落传感器1302可以与锁相环(PLL) 1311分开。
[0103]在该配置中，锁相环(PLL) 1311包括相频检测器、电荷泵和环路滤波器1386、分频器1396、主压控振荡器(VCO) 1388、从压控振荡器1398、注入缓冲器1303、反相器1394g以及或(OR)门1305。锁相环(PLL) 1311可接收参考信号1384。参考信号1384可以从振荡源(诸如晶体)导出。相频检测器、电荷泵和环路滤波器1386可基于参考信号和来自分频器1396的经分频反馈信号来生成被提供给主压控振荡器(VCO) 1388的输出信号。
[0104]主压控振荡器(VCO) 1388可包括电流源1392和反相器1394a_c。主压控振荡器(VCO) 1388可以耦合到注入缓冲器1303、分频器1396以及相频检测器、电荷泵和环路滤波器1386。主压控振荡器(VCO) 1388可基于电压1390a以及来自相频检测器、电荷泵和环路滤波器1386的输出信号来生成被提供给供电跌落传感器1302的主时钟信号1304。主时钟信号1304还被提供给分频器1396和注入缓冲器1303。主压控振荡器(VCO) 1388还可生成被提供给从压控振荡器(VCO) 1398的输出信号。
[0105]从压控振荡器(VCO) 1398可包括可变电流源1301和反相器1394d_f。从压控振荡器(VCO) 1398可以耦合到处理器1309。从压控振荡器(VCO) 1398可任选地经由开关耦合到注入缓冲器1303。从压控振荡器(VCO) 1398可基于电压1390b以及来自主压控振荡器(VCO) 1388的输出信号来生成被提供给处理器1309的从时钟信号1307。从时钟信号1307可控制处理器1309的工作频率。
[0106]如图所示，供电跌落传感器1302和处理器1309两者都耦合到供电电压1312。应注意，供电电压1312可以不同于用于为压控振荡器(VCO) 1388、1398供电的电压1390a_b(例如，可以来自不同的电压源)。供电跌落传感器1302(例如，电路102)可以在供电电压1312下降时生成跌落码1320(例如，变化检测信号120)。
[0107]如上所述，当供电电压1312下降时，处理器1309可能不能够胜任地在特定(较高)频率下执行操作。例如，如果供电电压1312下降特定量，则处理器1309可提供错误输出或者可能无法以特定(较高)频率工作。由供电跌落传感器1302提供的跌落码1320可包括被提供给与门1305和可变电流源1301的三位。在供电电压1312尚未下降(例如，跌落码为‘000’)的情况下，与门1305和反相器1394g可控制开关以闭合注入缓冲器1303处的开关。注入缓冲器1303向从压控振荡器1398提供注入信号以使得从时钟信号1307等同于主时钟信号1304。然而，如果跌落码1320指示供电电压1312已下降(例如，跌落码1320包含一个或多个‘I’位)，则该开关可断开。这切断了注入信号。在这种情况下，跌落码1320还控制可变电流源1301以降低从时钟信号1307的频率。由此，处理器1309可以按较慢的频率操作。以此方式，甚至在供电电压1312下降(例如由于增加的负荷)时，处理器1309也可以正确地工作。
[0108]本文所公开的系统和方法可允许只在供电电压1312下降的情况下而不在过冲的情况下降低处理器时钟(例如，从时钟信号1307)频率。这可以是有利的，因为锁相环(PLL) 1311可用于为全都针对特定最大频率调速的多个数字块计时。这些数字块中的某一些可以在与处理器1309不同的供电上。因此，当锁相环(PLL) 1311响应于供电电压下降而降低从时钟信号1307频率时，这些数字块可以不受影响。否则(例如在锁相环(PLL) 1311响应供电电压1312上的过冲并将时钟频率增至最大频率以上的情况下)，这些其它数字块可能失效。本文所公开的系统和方法的另一有益特征是注入锁定主-从压控振荡器(VCO) 1388、1398与供电跌落传感器的组合可确保在跌落事件已经过去后从时钟信号1307在没有过冲的情况下重新锁定到主时钟信号1304。在其它现有技术方案中，一旦供电瞬态已经过去，PLL就可尝试重新锁定，并且可能存在基于PLL环路动态的PLL频率过冲。
[0109]图14是解说用于检测电压变化的方法1400的一个更具体的配置的流程图。供电跌落传感器1302可基于主时钟信号1304来生成(1402)脉冲信号。例如,供电跌落传感器1302中的供电不敏感脉冲发生器可以在主时钟信号1304(或者例如主时钟信号1304的分频版本)的每一循环处生成脉冲信号中的脉冲宽度。
[0110]供电跌落传感器1302可基于脉冲信号和电压1312来生成(1404)数字信号。例如，供电跌落传感器1302中的时间-数字转换器(TDC)可基于脉冲信号和供电电压1312来生成(1404)数字信号(例如，“温度计信号”)。如上所述，该数字信号可指示或反映供电电压1312的变化。
[0111]供电跌落传感器1302可基于该数字信号来检测(1406)电压下降(例如，供电电压1312的下降)。例如，供电跌落传感器1302可以检测数字信号何时表示比先前所指示的更长的延迟(并因此表示更低的供电电压1312)。
[0112]供电跌落传感器1302可生成(1408)跌落码1320。例如，供电跌落传感器1302可以在检测(1406)到电压下降时生成3位跌落码1320。
[0113]供电跌落传感器1302可基于跌落码1320来调整(1410)时钟频率(例如，从时钟1307频率)。例如，跌落码1320可使得注入缓冲器1303断开主压控振荡器1388与从压控振荡器1398之间的开关。跌落码1320还可控制可变电流源1301以降低从时钟1307(例如，处理器时钟)的频率。所得的从时钟1307频率可基于跌落码1320的幅度。例如，较小的供电电压1312跌落可导致较小的跌落码1320幅度，这可以比较大的供电电压1312跌落更少地降低从时钟1307的频率。
[0114]图15解说了可在电子设备1502中使用的各种组件。所解说的各组件可位于相同的物理结构中或者位于分别的外壳或结构中。电子设备1502的示例可包括蜂窝电话、智能电话、计算机、电视机等。电子设备1502可以与电路102类似地和/或与上述供电跌落传感器1302类似地配置(可任选地结合锁相环1311和/或处理器1309)。电子设备1502包括处理器1531。处理器1531可以是通用单芯片或多芯片微处理器(例如，ARM)、专用微处理器(例如，数字信号处理器(DSP))、微控制器、可编程门阵列等。处理器1531可被称为中央处理单元(CPU)。尽管在图15的电子设备1502中仅示出了单个处理器1531，但在替换配置中，可以使用处理器的组合(例如，ARM和DSP)。
[0115]电子设备1502还包括与处理器1531进行电子通信的存储器1513。S卩，处理器1531可从存储器1513读取信息和/或向存储器1513写入信息。存储器1513可以是能够存储电子信息的任何电子组件。存储器1513可以是随机存取存储器(RAM)、只读存储器(ROM)、磁盘存储介质、光学存储介质、RAM中的闪存设备、随处理器包括的板载存储器、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除PROM(EEPROM)、寄存器等等，包括其组合。
[0116]数据1517a和指令1515a可被存储在存储器1513中。指令1515a可包括一个或多个程序、例程、子例程、函数、规程等。指令1515a可包括单个计算机可读语句或许多计算机可读语句。指令1515a可由处理器1531执行以实现上述方法200、800、1400中的一种或多种。执行指令1515a可涉及使用存储在存储器1513中的数据1517a。图15示出了被加载到处理器1531中的一些指令1515b和数据1517b (其可以来自指令1515a和数据1517a)。
[0117]电子设备1502还可包括用于与其他电子设备通信的一个或多个通信接口 1519。通信接口 1519可基于有线通信技术、无线通信技术或者这两者。不同类型的通信接口 1519的示例包括，串行端口、并行端口、通用串行总线(USB)、以太网适配器、IEEE 1394总线接口、小型计算机系统接口(SCSI)总线接口、红外(IR)通信端口、蓝牙无线通信适配器、IEEE802.11无线通信适配器等等。
[0118]电子设备1502还可包括一个或多个输入设备1521以及一个或多个输出设备1523。不同种类的输入设备1521的示例包括键盘、鼠标、话筒、遥控设备、按钮、操纵杆、跟踪球、触摸垫、光笔等。不同类型的输出设备1523的示例包括扬声器、打印机等。通常可被包括在电子设备1502中的一种特定类型的输出设备是显不设备1525。与本文所公开的各配置联用的显示设备1525可利用任何合适的图像投影技术，诸如阴极射线管(CRT)、液晶显示器(IXD)、发光二极管(LED)、气体等离子体、电致发光或类似技术等等。还可提供显示器控制器1527，其用于将存储在存储器1513中的数据转变成显示设备1525上示出的文本、图形、和/或移动的图像(在适当场合)。
[0119]电子设备1502的各个组件可通过一条或多条总线耦合在一起，总线可包括电源总线、控制信号总线、状态信号总线、数据总线等。为简单化起见，图15中将各种总线解说为总线系统1529。应该注意，图15仅解说了电子设备1502的一种可能的配置。可以使用各种其他架构和组件。
[0120]术语“确定”广泛涵盖各种各样的动作，并且因此“确定”可包括演算、计算、处理、推导、调研、查找(例如，在表、数据库或其他数据结构中查找)、探明、和类似动作。另外，“确定”还可包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)、和类似动作。另外，“确定”可包括解析、选择、选取、建立、和类似动作等等。
[0121 ] 除非明确另行指出，否则短语“基于”并非意味着“仅基于”。换言之，短语“基于”描述“仅基于”和“至少基于”两者。
[0122]术语“处理器”应被宽泛地解读为涵盖通用处理器、中央处理单元(CPU)、微处理器、数字信号处理器(DSP)、控制器、微控制器、状态机，等等。在某些情况下，“处理器”可以是指专用集成电路(ASIC)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)，等等。术语“处理器”可以是指处理设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或更多个微处理器、或任何其他这类配置。
[0123]术语“存储器”应被宽泛地解读为涵盖能够存储电子信息的任何电子组件。术语存储器可以是指各种类型的处理器可读介质，诸如随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式PROM (EEPROM)、闪存、磁或光学数据存储、寄存器等等。如果处理器能从存储器读信息和/或向存储器写信息，则认为该存储器与该处理器正处于电子通信中。整合到处理器的存储器与该处理器处于电子通信中。
[0124]术语“指令”和“代码”应被宽泛地解读为包括任何类型的(诸)计算机可读语句。例如，术语“指令”和“代码”可以是指一个或多个程序、例程、子例程、函数、规程等。“指令”和“代码”可包括单条计算机可读语句或许多条计算机可读语句。
[0125]本文中所描述的功能可以在正由硬件执行的软件或固件中实现。各功能可以作为一条或多条指令存储在计算机可读介质上。术语“计算机可读介质”或“计算机程序产品”是指能被计算机或处理器访问的任何非瞬态有形存储介质。作为示例而非限定，计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘储存、磁盘储存或其他磁储存设备、或任何其他能够用于携带或存储指令或数据结构形式的期望程序代码且能由计算机访问的介质。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光⑧碟，其中盘常常磁性地再现数据，而碟用激光来光学地再现数据。
[0126]本文所公开的方法包括用于达成所描述的方法的一个或多个步骤或动作。这些方法步骤和/或动作可以相互互换而不会脱离权利要求的范围。换言之，除非所描述的方法的正确操作要求步骤或动作的特定次序，否则便可改动具体步骤和/或动作的次序和/或使用而不会脱离权利要求的范围。
[0127]此外，应领会用于执行本文中所描述的诸如图2、图8和图14所解说那样的方法和技术的模块和/或其他恰适装置可以由设备下载和/或以其他方式获得。例如，可以将设备耦合至服务器以便于转送用于执行本文中所描述的方法的装置。替换地，本文中所描述的各种方法可经由存储装置(例如，随机存取存储器(RAM)、只读存储器(ROM)、诸如压缩碟(CD)或软盘等物理存储介质)来提供，以使得一旦将该存储装置耦合至或提供给设备，该设备就可获得各种方法。
[0128]应该理解的是，权利要求并不被限定于以上所解说的精确配置和组件。可在本文中所描述的系统、方法、和装置的布局、操作及细节上作出各种改动、变化和变型而不会脱离权利要求的范围。
【权利要求】
1.一种用于检测电压变化的电路，包括: 生成脉冲信号的供电不敏感脉冲发生器； 耦合到所述供电不敏感脉冲发生器的时间-数字转换器，其中所述时间-数字转换器基于所述脉冲信号和电压来生成数字信号；以及 耦合到所述时间-数字转换器的控制器，所述控制器基于所述数字信号来检测电压变化。
2.如权利要求1所述的电路，其特征在于，所述控制器只在所述电压变化是电压下降时生成跌落码。
3.如权利要求2所述的电路，其特征在于，如果在一时段内未发生附加电压下降，则所述控制器重置所述跌落码。
4.如权利要求1所述的电路，其特征在于，所述控制器耦合到生成用于处理器的时钟信号的锁相环，并且其中所述控制器基于所述电压变化来调整所述时钟信号的频率。
5.如权利要求4所述的电路，其特征在于，所述控制器通过切断来自从压控振荡器的注入信号并调整可变电流源来调整所述时钟信号的频率。
6.如权利要求1所述的电路，其特征在于，所述控制器生成用于调整来自所述供电不敏感脉冲发生器的所述脉冲信号的校准码。
7.如权利要求6所述的电路，其特征在于，所述控制器通过递增所述校准码直到所述数字信号在一范围内来生成所述校准码。
8.如权利要求1所述的电路，其特征在于，所述供电不敏感脉冲发生器基于分频时钟信号来生成所述脉冲信号。
9.如权利要求1所述的电路，其特征在于，所述数字信号包括温度计码。
10.如权利要求9所述的电路，其特征在于，所述控制器包括将所述温度计码解码成4位数字的解码器。
11.一种用于通过电路检测电压变化的方法，包括 由供电不敏感脉冲发生器来生成脉冲信号； 由时间-数字转换器基于所述脉冲信号和电压来生成数字信号；以及 基于所述数字信号来检测电压变化。
12.如权利要求11所述的方法，其特征在于，还包括只在所述电压变化是电压下降时生成跌落码。
13.如权利要求12所述的方法，其特征在于，还包括如果在一时段内未发生附加电压下降，则重置所述跌落码。
14.如权利要求11所述的方法，其特征在于，还包括基于所述电压变化来调整用于处理器的时钟信号的频率。
15.如权利要求14所述的方法，其特征在于，调整所述时钟信号的频率包括切断来自从压控振荡器的注入信号并调整可变电流源。
16.如权利要求11所述的方法，其特征在于，还包括生成用于调整来自所述供电不敏感脉冲发生器的所述脉冲信号的校准码。
17.如权利要求16所述的方法，其特征在于，生成所述校准码包括递增所述校准码直到所述数字信号在一范围内。
18.如权利要求11所述的方法，其特征在于，所述脉冲信号是基于分频时钟信号来生成的。
19.如权利要求11所述的方法，其特征在于，所述数字信号包括温度计码。
20.如权利要求19所述的方法，其特征在于，还包括将所述温度计码解码成4位数字。
21.一种用于检测电压变化的计算机程序产品，包括其上具有指令的非瞬态有形计算机可读介质，所述指令包括: 用于使得电路由供电不敏感脉冲发生器来生成脉冲信号的代码； 用于使得所述电路由时间-数字转换器基于所述脉冲信号和电压来生成数字信号的代码；以及 用于使得所述电路基于所述数字信号来检测电压变化的代码。
22.如权利要求21所述的计算机程序产品，其特征在于，所述指令还包括用于使得所述电路只在所述电压变化是电压下降时生成跌落码的代码。
23.如权利要求22所述的计算机程序产品，其特征在于，所述指令还包括用于使得所述电路如果在一时段内未发生附加电压下降，则重置所述跌落码的代码。
24.如权利要求21所述的计算机程序产品，其特征在于，所述指令还包括用于使得所述电路基于所述电压变化来调整用于处理器的时钟信号的频率的代码。
25.如权利要求21所述的计算机程序产品，其特征在于，所述指令还包括用于使得所述电路生成用于调整来自所述供电不敏感脉冲发生器的所述脉冲信号的校准码的代码。
26.一种用于检测电压变化的设备，包括: 用于生成对供电电压的变化不敏感的脉冲信号的装置； 用于基于所述脉冲信号和电压来生成数字信号的装置；以及 用于基于所述数字信号来检测电压变化的装置。
27.如权利要求26所述的设备，其特征在于，还包括用于只在所述电压变化是电压下降时生成跌落码的装置。
28.如权利要求27所述的设备，其特征在于，还包括用于如果在一时段内未发生附加电压下降，则重置所述跌落码的装置。
29.如权利要求26所述的设备，其特征在于，还包括用于基于所述电压变化来调整用于处理器的时钟信号的频率的装置。
30.如权利要求26所述的设备，其特征在于，还包括用于生成用于调整所述脉冲信号的校准码的装置。
【文档编号】G04F10/00GK104136928SQ201380010028
【公开日】2014年11月5日 申请日期:2013年2月21日 优先权日:2012年2月21日
【发明者】S-W·朴, A·拉古纳丹, M·佩德拉利-诺伊 申请人:高通股份有限公司