基于高精度IRIG-B码对时的同步会议话筒的制作方法

本实用新型涉及一种会议话筒，具体来说，涉及一种用于会议室的基于高精度IRIG-B码对时的自动时间同步会议话筒。

背景技术：

随着具有时钟功能的话筒的使用逐渐普及，人们对会议用时钟话筒的时间同步要求越来越高，特别是随着微机自动化智能会议设备的普及，更迫切要求会议用时钟话筒的时间实现同步统一。现有技术中的会议话筒的同步实时时钟(Real Time Clock，简称RTC)是使用32.768千赫兹(KHz)的石英晶体振荡器提供计时脉冲，由于石英晶体振荡器中的 32.768KHz的石英晶体的振荡频率输出在不同温度下会有不同频率偏差，对于RTC而言，频率的偏差即意味着时间的偏差，而且此偏差是随着时间的增加而累积的，所以对于采用32.768KHz的石英晶体振荡器提供计时脉冲的RTC而言，如果要达到高精度的时间计时，必需对石英晶体振荡器的频率偏差进行对时校正。传统的会议室的时钟话筒局域时间同步系统对时校正方法是，首先将主机标准的时间信号通过有线的方式传给会议系统内的各个会议话筒的终端时钟，各会议话筒的终端时钟接收到校时信号后使用低端CPU采用对时脉冲加串口的方式，对本机时间进行简单的对时处理对时校准，从而实现系统内各个会议话筒终端时钟的指示时间与会议室主机的同步。然而，这种在发对时脉冲的同时通过串口网络发对时指令的自动时间同步的方法存在很多不足：一是过多的占用智能设备的资源，二是串口网络对时存在延时，可能出现一秒的误差，三是功能极为单一，四性能非常不稳定，能耗较高；时钟不够稳定，在开机或者在突然断电的时候，时钟信息会出错，抗干扰能力差，造成设备运行不正常。

技术实现要素：

针对以上的不足，本实用新型提供了一种通过IRIG-B码对时信号接收解码电路的IRIG-B码对时钟同步系统进行高精度的精确对时，实现会议室内的所有话筒的时钟的对时精准，使得所有话筒的时钟与与会议室主机之间以及每两个话筒之间的时钟保持完全同步的基于高精度 IRIG-B码对时的同步会议话筒，它包括话筒本体、液晶显示屏和按键，所述话筒本体包括底座、设置在底座上的话筒支撑件、以及设置在话筒支撑件上的麦克风，所述话筒本体的底座上设有用于控制话筒工作状态的按键以及用于显示会议话筒时钟功能的液晶显示屏，它还包括设置在所述底座的容置腔内的时钟同步系统，所述时钟同步系统包括MCU中央处理器电路、按键电路、RS-485通讯电平转换电路、系统电源管理电路、显示屏接口电路、DS1302时钟电路和IRIG-B码对时信号接收解码电路，所述MCU中央处理器电路用于对整个时钟同步系统的控制检测以使得各电路单元以预设的控制程序配合完成时钟同步系统的精确对时功能，所述MCU中央处理器电路包括主控芯片U1，所述主控芯片U1的引脚4 与接有电源管理电路上的电解电容C6电性连接，所述主控芯片U1的引脚4并通过电阻R11接地；所述主控芯片U1的引脚5、引脚7分别电性连接于RS-485通讯电平转换电路，所述主控芯片U1的引脚6、引脚8 分别电性连接于IRIG-B码对时信号接收解码电路的RXD IRIG-B PC引脚和TXD IRIG-B PC引脚，所述主控芯片U1的引脚14、引脚15分别通过电容C7、电容C8接地，且主控芯片U1的引脚14、引脚15之间电性连接有晶振XT1，所述主控芯片U1的引脚20、引脚21、引脚22、引脚 23、引脚24、引脚25电性连接于按键电路，所述主控芯片U1的引脚29、引脚38分别电性连接于系统电源管理电路，所述主控芯片U1的引脚31 电性连接于显示屏接口电路，所述主控芯片U1的引脚30电性连接于 DS1302时钟电路，所述主控芯片U1的引脚34、引脚35分别通过电阻 R2、电阻R1与接有系统电源管理电路的二极管D2、二极管D1电性连接；所述按键电路与设置在话筒本体上的按键电性连接，所述DS1302 时钟电路用于实现时钟同步系统功能并驱动倒计时的时钟功能，所述 IRIG-B码对时信号接收解码电路用于对会议室内所有话筒的DS1302时钟电路进行时间精确对时校准，以保证所有话筒时钟保持高精度的同步；

所述IRIG-B码对时信号接收解码电路包括IRIG-B码对时信号接收电路和IRIG-B码对时信号解码电路两个电路单元，所述IRIG-B码对时信号接收电路是由MAX485控制芯片U4构成的信号接收电路，所述 IRIG-B码对时信号接收电路包括MAX485控制芯片U4、接口J2、电容 C2、电阻R16、电阻R18、电阻R24、电阻R25和继电器JP1，接口J2 的引脚1电性连接于系统电源管理电路，接口J2的引脚5接地，接口J2 的引脚4通过电阻R18电性连接于继电器JP1的引脚2，接口J2的引脚 2、引脚3分别通过电阻R24、电阻R25电性连接于MAX485控制芯片U4的引脚7、引脚6，所述MAX485控制芯片U4的引脚5接地，所述 MAX485控制芯片U4的引脚8通过电容C2接地，且MAX485控制芯片 U4的引脚8电性连接于系统电源管理电路，所述MAX485控制芯片U4 的引脚1通过电阻R16电性连接于继电器JP1的引脚4，MAX485控制芯片U4的引脚2、引脚3均接地，MAX485控制芯片U4的引脚4为空脚；所述IRIG-B码对时信号解码电路是由YCB4001解码芯片U3构成的信号解码电路，所述IRIG-B码对时信号解码电路包括YCB4001解码芯片U3、电阻R9、电阻R15、电阻R17、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电容C3、电容C9、电容C11和晶振Y1，所述YCB4001 解码芯片U3的引脚1通过电容C11电性连接于系统电源管理电路，且 YCB4001解码芯片U3的引脚1通过电阻R9接地，所述YCB4001解码芯片U3的RXD IRIG-B PC引脚电性连接于所述主控芯片U1的引脚6，所述YCB4001解码芯片U3的TXD IRIG-B PC引脚电性连接于所述主控芯片U1的引脚8，所述YCB4001解码芯片U3的引脚4、引脚5分别通过电阻R15、电阻R17接地，且YCB4001解码芯片U3的引脚4、引脚5 之间电性连接有晶振Y1，所述YCB4001解码芯片U3的引脚6、引脚7、引脚8、引脚9、引脚11和引脚17均为空脚，YCB4001解码芯片U3的引脚10接地，所述YCB4001解码芯片U3的引脚12、引脚13、引脚14、引脚15、引脚16分别通过电阻R23、电阻R22、电阻R21、电阻R20、电阻R19接地，所述YCB4001解码芯片U3的引脚19与继电器JP1的引脚1和引脚3电性连接，所述YCB4001解码芯片U3的引脚20通过电容C3接地，且YCB4001解码芯片U3的引脚20电性连接于系统电源管理电路。

为了进一步实现本发明，所述按键电路将电信号发送给MCU中央处理器电路的主控芯片U1，所述主控芯片U1的单芯片微处理器以根据不同按键的触发产生的不同电信号对时钟同步系统发出控制命令，所述按键电路包括6个数码管模块、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C1和电源VCC组成，每一所述数码管模块分别通过电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8与电源 VCC电性连接，电源VCC通过电容C1与地连接。

为了进一步实现本发明，所述数码管模块包括S1按键、S2按键、 S3按键、S4按键、S5按键和S6按键，S1按键为1号/赞成键，S2按键为2号/反对键，S3按键为3号/弃权键，S4按键为4号/备用键，S5按键为5号/签到键，S6按键为开关键/计时键。

为了进一步实现本发明，所述液晶显示屏为OLED高亮度显示屏。

本实用新型的有益效果：

1、本实用新型的基于高精度IRIG-B码对时的新型自动时间同步会议话筒，通过IRIG-B码对时信号接收解码电路的IRIG-B码对时信号接收电路的接口J2对IRIG-B码对时电信号进行接收处理，IRIG-B码对时信号接收电路将接收到的时钟同步系统的IRIG-B码对时电信号传输给 IRIG-B码对时信号接收解码电路的IRIG-B码对时信号解码电路，再通过 IRIG-B码对时信号解码电路对IRIG-B码对时信号进行处理，并由IRIG-B 码对时信号解码电路的YCB4001解码芯片U3对串行时间码进行解码，然后通过RS-485通讯电平转换电路将解码出对时信号的传输给MCU中央处理器电路进行对时校准，使得会议系统内各个会议话筒终端时钟的指示时间与会议室主机保持同步，并提高了会议系统内各个会议话筒终端时钟的对时校准精度。在整个时钟同步系统中MCU中央处理器电路为中央处理单元，所有单元电路都与MCU中央处理器电路电性连接， DS1302时钟电路为时钟计时电路，负责时钟显示和倒计时的驱动计时， IRIG-B码对时信号接收解码电路负责对光电B码对时信号的接收和解码，将对时信号发给MCU中央处理器电路以完成整个系统的时间校核。本实用新型通过IRIG-B码对时信号接收解码电路的IRIG-B码对时钟同步系统进行高精度的精确对时，实现会议室内的所有话筒的时钟的对时精准，使得所有话筒的时钟与与会议室主机之间以及每两个话筒之间的时钟保持完全同步。

2、本实用新型的基于高精度IRIG-B码对时的新型自动时间同步会议话筒，占用智能设备的资源少，串口网络对时存在延时小于1秒的误差，功能极多样，稳定性高，能耗较少；时钟稳定，在开机或者突然断电的时候，时钟信息不会出错，抗干扰能力好，设备运行可靠性能好。

3、本实用新型的基于高精度IRIG-B码对时的新型自动时间同步会议话筒，通过IRIG-B码对时实现会议系统内所有话筒的时钟对时精准，所有话筒的时钟自动保持完全同步。本实用新型具备OLED高亮度显示屏，具备人性化时钟显示、发言顺计时、发言倒计时功能，具有极强的实用新型无声透光按键，采用德国工艺，可靠耐用。时钟显示误差小于1 秒，时钟的一致性具有合理性及科学性。

附图说明

图1为本实用新型的会议话筒的结构示意图；

图2为本实用新型的MCU中央处理器电路的电路原理图；

图3为本实用新型的按键电路的电路原理图；

图4为本实用新型的RS-485通讯电平转换电路的电路原理图；

图5为本实用新型的系统电源管理电路的电路原理图；

图6为本实用新型的显示屏接口电路的电路原理图；

图7为本实用新型的DS1302时钟电路的电路原理图；

图8为本实用新型的IRIG-B码对时信号接收解码电路的电路原理图；

图9为本实用新型的IRIG-B码对时信号接收解码电路对IRIG-B码对时信号接收解码的基本流程图。

具体实施方式

下面结合附图对本实用新型进行进一步阐述，其中，本实用新型的方向以图1为标准。

如图1至图9所示，本实用新型的基于高精度IRIG-B码对时的新型自动时间同步会议话筒，话筒本体1、液晶显示屏2、按键3、时钟同步系统和会议室主机，其中：

话筒本体1包括底座11、设置在底座11上的话筒支撑件12、以及设置在话筒支撑件12上的麦克风13，话筒支撑件12和麦克风13均采用现有技术实现。话筒本体1的底座11上还设有用于控制话筒工作状态的按键3以及用于显示话筒时钟功能的液晶显示屏2，液晶显示屏2为 OLED高亮度显示屏。话筒本体1的底座11的底座内还设有安装时钟同步系统的容置腔，时钟同步系统设置在底座11的容置腔内。

时钟同步系统包括MCU中央处理器电路、按键电路、RS-485通讯电平转换电路、系统电源管理电路、显示屏接口电路、DS1302时钟电路和IRIG-B码对时信号接收解码电路。

MCU中央处理器电路用于对整个时钟同步系统的控制检测以使得各电路以预设的控制程序配合完成时钟同步系统的精确对时功能。如图2 所示，MCU中央处理器电路包括由高效1-T结构的单芯片微处理器构成的主控芯片U1，主控芯片U1的引脚4与接有系统电源管理电路的电解电容C6电性连接，主控芯片U1的引脚4并通过电阻R11接地；主控芯片U1的引脚5、引脚7分别电性连接于RS-485通讯电平转换电路的接收端口和发送端口，主控芯片U1的引脚6、引脚8分别电性连接于IRIG-B 码对时信号接收解码电路的RXD IRIG-B PC引脚和TXD IRIG-B PC引脚，主控芯片U1的引脚14、引脚15分别通过电容C7、电容C8接地，且主控芯片U1的引脚14、引脚15之间电性连接有晶振XT1，主控芯片 U1的引脚20、引脚21、引脚22、引脚23、引脚24、引脚25电性连接于按键电路，主控芯片U1的引脚29、引脚38分别电性连接于系统电源管理电路，主控芯片U1的引脚31电性连接于显示屏接口电路，主控芯片U1的引脚30电性连接于DS1302时钟电路，主控芯片U1的引脚34、引脚35分别通过电阻R2、电阻R1与接有系统电源管理电路的二极管 D2、二极管D1电性连接。

按键电路与设置在话筒本体1基座11上的按键3电性连接，以通过按键3触发按键电路产生控制电信号，如图3所示，按键电路将电信号发送给MCU中央处理器电路的主控芯片U1，主控芯片U1的单芯片微处理器以根据不同按键3的触发产生的不同电信号对时钟同步系统发出控制命令。按键电路包括6个数码管模块、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C1和电源VCC组成，每一数码管模块分别通过电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8与电源VCC电性连接，电源VCC通过电容C1与地连接。其中，数码管模块包括S1按键、S2按键、S3按键、S4按键、S5按键和S6按键，S1按键为1号/赞成键，S2按键为2号/反对键，S3按键为3号/弃权键，S4按键为4号/备用键，S5按键为5号/签到键，S6按键为开关键/计时键。

RS-485通讯电平转换电路用于实现会议室的每一个话筒本体1与会议室主机之间进行通讯，RS-485通讯电平转换电路采用现有技术实现， RS-485通讯电平转换电路如图4所示。RS-485通讯电平转换电路电性连接于话筒本体1与会议室主机之间，会议室主机可以采用现有技术的计算机或者微型计算机。系统电源管理电路用于为时钟同步系统的各个单元电路提供电源，以保证时钟同步系统的各个单元电路正常工作。时钟同步系统的MCU中央处理器电路、按键电路、RS-485通讯电平转换电路、显示屏接口电路、DS1302时钟电路和IRIG-B码对时信号接收解码电路中的六个单元电路均与系统电源管理电路电性连接。系统电源管理电路采用现有技术实现，RS-485通讯电平转换电路如图5所示，系统电源管理电路优选为4.5-16V宽电压输入、输出电压为5V的直流电源。显示屏接口电路用于实现设置在话筒本体1基座11上的液晶显示屏2能够显示DS1302时钟电路的顺计时和倒计时的时间，显示屏接口电路电性连接于MCU中央处理器电路。显示屏接口电路采用现有技术实现，显示屏接口电路如图6所示。

DS1302时钟电路用于实现时钟同步系统功能并驱动倒计时的时钟功能，DS1302时钟电路采用现有技术实现，DS1302时钟电路如图7所示，DS1302是由美国DALLAS公司推出的具有涓细电流充电能力的低功耗实时时钟芯片，它可以对年、月、日、周、时、分、秒进行计时，且具有闰年补偿等多种功能。DS1302芯片是DALLAS公司推出的涓流充电时钟芯片，内含有一个实时时钟/日历和31字节静态RAM,通过简单的串行接口与单片机进行通信实时时钟/日历电路，提供秒分时日日期、月年的信息,每月的天数和闰年的天数可自动调整时钟操作可通过 AM/PM指示决定采用24或12小时格式。DS1302芯片与单片机之间能简单地采用同步串行的方式进行通信,仅需用到三个口线：1个RES复位， 2条I/O数据线，3路SCLK串行时钟，时钟/RAM的读/写数据以一个字节或多达31个字节的字符组方式通信。DS1302芯片工作时功耗很低，保持数据和时钟信息时功率小于1mW。DS1302的双电源管脚用于主电源和备份电源供应Vcc1，为可编程涓流充电电源附加七个字节存储器，通过RST_DS，IO_DS，SCLK总线与中央处理器单元连接。

IRIG-B码对时信号接收解码电路用于对会议室内所有话筒的 DS1302时钟电路进行时间精确对时校准，保证所有话筒时钟保持高精度的同步。IRIG-B是一种新型的对时标准，可以实现多台设备的高精度对时，并且有连接简单，抗干扰能力强等特点。IRIG串行时间码，共有六种格式，即IRIG—A、B、D、E、G、H。它们的主要差别是时间码的帧速率不同，从最慢的每小时一帧的D格式到最快的每十毫秒一帧的G格式。由于IRIG—B格式时间码(以下简称B码)是每秒一帧的时间码，最适合使用的习惯，而且传输也较容易。因此，在IRIG六种串行时间码格式中，应用最为广泛的是B码。为了便于传递，可用标准正弦波载频进行幅度调制。标准正弦波载频的频率与码元速率严格相关。B码的标准正弦波载频频率为1KHz。同时，其正交过零点与所调制格式码元的前沿相符合，标准的调制比为10比3。调制后的B码通常称IRIG-B(AC) 码，未经幅度调制的通常称IRIG-B(DC)码。随着当今电子技术日新月异的发展，时间同步得到了越来越重要的应用。时间码IRIG-B作为一种重要的时间同步传输的方式，以其实际突出的优越性能，成为时统设备首选的标准码型，广泛的应用到电信、电力、军事等重要行业或部门。

IRIG-B码对时信号接收解码电路用于对光电B码对时信号的接收和解码，将对时信号发给MCU中央处理器电路以完成整个系统的时间校核，实现会议室内的所有话筒的时钟的对时精准。IRIG-B码对时信号接收解码电路通过RXD_IRIGB_PC、TXD_IRIGB_PC、PPS与MCU中央处理器电路的INT0、INT1、INT2三个中断信号输入口连接。

如图8所示，IRIG-B码对时信号接收解码电路包括IRIG-B码对时信号接收电路和IRIG-B码对时信号解码电路两个电路单元，IRIG-B码对时信号接收电路是由MAX485控制芯片U4构成的信号接收电路，IRIG-B 码对时信号接收电路包括MAX485控制芯片U4、接口J2、电容C2、电阻R16、电阻R18、电阻R24、电阻R25和继电器JP1，接口J2的引脚1 电性连接与系统电源管理电路，接口J2的引脚5接地，接口J2的引脚4 通过电阻R18电性连接于继电器JP1的引脚2，接口J2的引脚2、引脚3 分别通过电阻R24、电阻R25电性连接于MAX485控制芯片U4的引脚 7、引脚6，MAX485控制芯片U4的引脚5接地，MAX485控制芯片U4 的引脚8通过电容C2接地，且MAX485控制芯片U4的引脚8电性连接与系统电源管理电路，MAX485控制芯片U4的引脚1通过电阻R16电性连接于继电器JP1的引脚4，MAX485控制芯片U4的引脚2、引脚3 均接地，MAX485控制芯片U4的引脚4为空脚。IRIG-B码对时信号解码电路是由YCB4001解码芯片U3构成的信号解码电路，IRIG-B码对时信号解码电路包括YCB4001解码芯片U3、电阻R9、电阻R15、电阻R17、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电容C3、电容 C9、电容C11和晶振Y1，YCB4001解码芯片U3的引脚1通过电容C11 电性连接系统电源管理电路，且YCB4001解码芯片U3的引脚1通过电阻R9接地，YCB4001解码芯片U3的RXD IRIG-B PC引脚(引脚2)电性连接于MCU中央处理器电路主控芯片U1的引脚6，YCB4001解码芯片U3的TXD IRIG-B PC引脚(引脚3)电性连接于MCU中央处理器电路主控芯片U1的引脚8，YCB4001解码芯片U3的引脚4、引脚5分别通过电阻R15、电阻R17接地，且YCB4001解码芯片U3的引脚4、引脚5之间电性连接有晶振Y1，YCB4001解码芯片U3的引脚6、引脚7、引脚8、引脚9、引脚11和引脚17均为空脚，YCB4001解码芯片U3的引脚10接地，YCB4001解码芯片U3的引脚12、引脚13、引脚14、引脚15、引脚16分别通过电阻R23、电阻R22、电阻R21、电阻R20、电阻R19接地，YCB4001解码芯片U3的引脚19与继电器JP1的引脚1和引脚3电性连接，YCB4001解码芯片U3的引脚20通过电容C3接地，且YCB4001解码芯片U3的引脚20电性连接于系统电源管理电路。

IRIG-B码对时信号接收解码电路完成接收与解码时间同步的对时校准基本流程如图9所示：

步骤1：IRIG-B码对时信号接收电路的接收端接收IRIG-B格式的串行时间码；假设网络中的两个端节点A向端节点B发送，如果端节点A和端节点B有相同的起始时刻t0时，那么当端节点A向端节点B发送数据帧f1时记录A发送该数据帧的时间t1，当端节点B收到该数据帧f1 时记录收到该帧数据的时间t2，因为t1和t2是基于同一个时间起点t0 的。那么就可以算出数据帧在通道中的传输延时Δt2＝t2-t1。反之，如果没有t0时刻作为起点，也即端节点A和端节点B没有统一的时间起点，就没有办法计算得到Δt2。

综上，计算传输延时的关键在于t0时刻，由于在不同的地区接收到的IRIG-B格式的信号都是相同的，故本实用新型的实施例中，以IRIG-B 格式的信号作为同步信号。本步骤中，通过IRIG-B接收的串行时间码具体为年月日时分秒的形式的时间码，通过IRIG-B码对时信号接收解码电路的IRIG-B码对时信号接收电路的接口J2对IRIG-B码对时电信号进行接收处理。

步骤2：IRIG-B码对时信号接收电路将接收到的时钟同步系统的 IRIG-B码对时电信号传输给IRIG-B码对时信号接收解码电路的IRIG-B 码对时信号解码电路，再通过IRIG-B码对时信号解码电路对步骤1中通过IRIG-B接收的串行时间码进行处理，即由IRIG-B码对时信号解码电路的YCB4001解码芯片U3对串行时间码进行解码，对时间进行细分，得到IRIG-B码对时信号；本步骤中，首先每秒产生一个100ns窄脉冲信号，称为1pps信号。每次当100ns的窄脉冲信号产生时，就通过100MHz 的时钟开始计数，100MHz时钟的周期正好是10ns，即在接收完IRIG-B 的时间码后又将时间细分为精度为10ns的时间信号，也就是说时标最小单位为10ns。那么，此时对于测量网络环境传输延时的精度就可以达到 10ns。当然，可以根据当前对精度的要求对时钟计数周期进行设定，时钟周期越短，时标单位越小，测量精度也就越高。

步骤3：进行数据帧传输的两端节点以IRIG-B格式的串行时间码为基准，计算一数据帧传输过程中的传输延时，通过整个时钟同步系统中 MCU中央处理器电路对会议系统内各个会议话筒终端时钟的指示时间与会议室主机保持同步并自动进行高精度的对时校准。

本实用新型通过IRIG-B码对时信号接收解码电路的IRIG-B码对时信号接收电路的接口J2对IRIG-B码对时电信号进行接收处理，IRIG-B 码对时信号接收电路将接收到的时钟同步系统的IRIG-B码对时电信号传输给IRIG-B码对时信号接收解码电路的IRIG-B码对时信号解码电路，再通过IRIG-B码对时信号解码电路对IRIG-B码对时信号进行处理，并由IRIG-B码对时信号解码电路的YCB4001解码芯片U3对串行时间码进行解码，然后通过RS-485通讯电平转换电路将解码出对时信号的传输给 MCU中央处理器电路进行对时校准，使得会议系统内各个会议话筒终端时钟的指示时间与会议室主机保持同步，并提高了会议系统内各个会议话筒终端时钟的对时校准精度。在整个时钟同步系统中MCU中央处理器电路为中央处理单元，所有单元电路都与MCU中央处理器电路电性连接，DS1302时钟电路为时钟计时电路，负责时钟显示和倒计时的驱动计时，IRIG-B码对时信号接收解码电路负责对光电B码对时信号的接收和解码，将对时信号发给MCU中央处理器电路以完成整个系统的时间校核。本实用新型通过IRIG-B码对时信号接收解码电路的IRIG-B码对时钟同步系统进行高精度的精确对时实现会议室内的所有话筒的时钟的对时精准，使得所有话筒的时钟与与会议室主机之间以及每两个话筒之间的时钟保持完全同步。

以上所述仅为本发明的较佳实施方式，本发明并不局限于上述实施方式，在实施过程中可能存在局部微小的结构改动，如果对本发明的各种改动或变型不脱离本发明的精神和范围，且属于本发明的权利要求和等同技术范围之内，则本发明也意图包含这些改动和变型。