号之后依据恒温晶振产生的时钟信号，经过延时（l_T d)秒之后 输出秒脉冲。
[0025] 本发明与现有技术相比具有的有益效果：
[0026] IRIG-B交流码与直流码相比传输距离远，但是由于解调交流码时需要先把载波 去除，因而交流码的解码精度低。普通的解码产品输出秒脉冲的精度通常为30us，即可满 足要求（基于FPGA的IRIG-B码解码设计一张明迪）（代表准秒时刻的lpps信号延迟被 误差控制在30us之内，说明完全达到了设计的要求。P44最后一段），国军标也只要求到 10us(GJB2991A-2008)〇
[0027] 本发明中使用的计数时钟为恒温晶振电路产生的，以莫里恩公司的MV200为例， 该晶振可以产生40MHZ的时钟，每个时钟周期25ns，频率稳定度为±5X10E-10_ 1(I，短期稳 定度（阿伦方差）1秒为±5X10E-1(T12,本发明中计数周期小于1秒，以短期稳定度为准， 每秒的误差小于〇. 0002个时钟周期。1秒内时钟的抖动±25ns。
[0028] 测试方案：使用某型号卫星同步时钟作为B码码源，该同步时钟含有GPS授时模 块，不但自带天线可以接收GPS信号并通过RS232串口输出标准的时间信息，还可根据接收 到的时间信息编码并输出IRIG-B码信号，同步时钟的IRIG-B交流码输出端连接到解码器 的输入端，将解码器的秒脉冲输出端与同步时钟的秒脉冲输出端接入安捷伦的53132A通 用计数器的两个输入端口，测量两个秒脉冲上升沿的时间间隔，通过多次测量可以得出，本 解码器的输出秒脉冲的精度可达lus。
【附图说明】
[0029] 图1IRIG-B直流码格式。
[0030] 图2 IRIG-B交流码格式。
[0031] 图3本发明所述装置的结构示意图。
[0032] 图4本发明的解调流程图。
[0033] 图5本发明所述方法输出的延时后的秒脉冲与传统解码后的秒脉冲的对比示意 图。
[0034] 1为IRIG-B (AC)码交流输入端口，2为滤波器，3为模数转换芯片，4为FPGA系统， 4-1为交流信号解调模块，4-2为直流信号解码模块，4-3为串口输出模块，4-4为秒脉冲产 生模块，4-5为延时模块，5-串口芯片，6为BNC端子，7为恒温晶振电路，8为JTAG程序加 载电路，9为配置芯片。
【具体实施方式】
[0035] 一种高精度IRIG-B(AC)码解调方法，包括如下步骤：（1)、通过FPGA将解码器接 收到的交流B码转换成直流B码；（2)、采用FPGA对直流B码进行解调，提取时间信息与输 出秒脉冲；所述提取时间信息和输出秒脉冲包括如下步骤：(a)首先判断B码码元的脉冲宽 度，依据脉冲宽度对码元进行赋值，当检测到两个连续的P码即两个连续的8毫秒脉冲时， 判断第二个脉冲信号为B码码元中的帧头；(b)FPGA内部程序依据后续码元的脉冲宽度与 码元在该帧数据中的位置按照B码的格式提取出二进制表示的时间信息，将二进制转换为 8421B⑶格式之后对时间信息加2秒处理；（c)当FPGA检测到直流B码的第n-1个帧头结 刚束时，计数器对码元的上升沿开始计数，当计数结果为99时，即捕捉到直流B码第n个帧 头，FPGA输出一个脉冲信号，这个信号就是准秒脉冲；（d)根据预先测得的准秒脉冲上升沿 与B码标准帧头上升沿之间的时间间隔T d秒，FPGA在获取到准秒脉冲之后，又经过1-T，秒 间隔后输出一个秒脉冲，即输出的秒脉冲与输入B码的第n+1个帧头的上升沿保持同步，与 此同时在步骤b中获取的时间信息与秒脉冲同步输出，从而完成对IRIG-B(AC)码的解调。 n取值为大于等于2.
[0036] 步骤（d)中，时间间隔l_Td秒使用高稳恒温晶振输出的时钟进行计数，经过S个 时钟周期后在直流B码的第二个秒脉冲的上升沿输出一个秒脉冲，其中S通过下式计算： s 式中ts为恒温晶振的时钟周期。
[0037] 所述准秒脉冲与B码标准帧头之间的时间间隔Td使用精密计数器测量（精度达 到纳秒级）。
[0038] 一种高精度IRIG-B(AC)码解调装置，包括IRIG-B(AC)码交流输入端口 1、与 IRIG-B(AC)码交流输入端口 1相连接的滤波器2、与滤波器2相连接的模数转换芯片3、与 模数转换芯片3相连接的FPGA系统4以及串口芯片5和BNC端子6 ;所述FPGA系统4的 内部程序采用模块化设计，包括交流信号解调模块4-1、直流信号解码模块4-2、串口输出 模块4-3、秒脉冲产生模块4-4以及延时模块4-5 ;串口芯片5和BNC端子6均与FPGA系统 4的信号输出端相连接，FPGA系统4配有恒温晶振电路7和JTAG程序加载电路8。
[0039] 本发明所述的B码解码装置及方法输出的用来授时的秒脉冲不是直接检测到B码 的帧头后，立即输出的脉冲信号，而是提前测量出B码的准秒脉冲与输入B码的帧头之间的 时间间隔，提前计算出需要延时的时间，然后以恒温晶振产生的时钟作为计数的基准，在下 一秒输出脉冲信号，如图5所示。每一个输出的秒脉冲只与上一秒检测到的帧头有关，与其 他信号无关。这样做的原因有两点：1、输出的秒脉冲之间无任何关联，没有了累计误差；2、 恒温晶振的短期频率稳定度（1秒）比其长期稳定度高，通常高两个数量级。
【主权项】
1. 一种高精度IRIG-B(AC)码解调方法，其特征在于，包括如下步骤：（1)、通过FPGA将 解码器接收到的交流B码转换成直流B码；（2)、采用FPGA对直流B码进行解调，提取时间 信息与输出秒脉冲；所述提取时间信息和输出秒脉冲包括如下步骤：(a)首先判断B码码元 的脉冲宽度，依据脉冲宽度对码元进行赋值，当检测到两个连续的P码即两个连续的8毫秒 脉冲时，判断第二个脉冲信号为B码码元中的帧头；(b)FPGA内部程序依据后续码元的脉冲 宽度与码元在该帧数据中的位置按照B码的格式提取出二进制表示的时间信息，将二进制 转换为8421B⑶格式之后对时间信息加2秒处理；（c)当FPGA检测到直流B码的第n-1个 帧头结刚束时，计数器对码元的上升沿开始计数，当计数结果为99时，即捕捉到直流B码第 n个帧头，FPGA输出一个脉冲信号，这个信号就是准秒脉冲；（d)根据预先测得的准秒脉冲 上升沿与B码标准帧头上升沿之间的时间间隔^秒，FPGA在获取到准秒脉冲之后，又经过 间隔后输出一个秒脉冲，即输出的秒脉冲与输入B码的第n+1个帧头的上升沿保持 同步，与此同时在步骤b中获取的时间信息与秒脉冲同步输出，从而完成对IRIG-B(AC)码 的解调。2. 如权利要求1所述的高精度IRIG-B(AC)码解调方法，其特征在于，步骤（d)中，时间 间隔l-T^使用高稳恒温晶振输出的时钟进行计数，经过S个时钟周期后在直流B码的第 二个秒脉冲的上升沿输出一个秒脉冲，其中S通过下式计算：，式中％为恒温晶 振的时钟周期。3. 如权利要求1或2所述的高精度IRIG-B(AC)码解调方法，其特征在于，所述准秒脉 冲与B码标准帧头之间的时间间隔Td使用精密计数器测量。4. 一种高精度IRIG-B(AC)码解调装置，用于完成如权利要求2所述的方法，其特征在 于，包括IRIG-B(AC)码交流输入端口（1)、与IRIG-B(AC)码交流输入端口（1)相连接的滤 波器（2)、与滤波器（2)相连接的模数转换芯片（3)、与模数转换芯片（3)相连接的FPGA系 统⑷以及串口芯片（5)和BNC端子（6);所述FPGA系统⑷的内部程序采用模块化设计， 包括交流信号解调模块（4-1)、直流信号解码模块（4-2)、串口输出模块（4-3)、秒脉冲产生 模块（4-4)以及延时模块（4-5);串口芯片（5)和BNC端子（6)均与FPGA系统⑷的信号 输出端相连接，FPGA系统（4)配有恒温晶振电路（7)和JTAG程序加载电路（8)。
【专利摘要】本发明涉及用于发射场以及电力系统等领域的B码授时技术，具体为一种高精度IRIG-B（AC）码解调方法及装置。解决了目前解调交流B码存在延迟无法克服的技术问题。一种高精度IRIG-B（AC）码解调装置，包括IRIG-B（AC）码交流输入端口、滤波器、模数转换芯片、FPGA系统以及串口芯片和BNC端子；所述FPGA系统包括交流信号解调模块、直流信号解码模块、串口输出模块和秒脉冲产生模块。本发明提前测量出B码的准秒脉冲与输入B码的帧头之间的时间间隔，提前计算出需要延时的时间，然后以恒温晶振产生的时钟作为计数的基准，在下一秒输出脉冲信号。每一个输出的秒脉冲只与上一秒检测到的帧头有关，与其他信号无关。
【IPC分类】G04R20/04
【公开号】CN104991440
【申请号】CN201510411733
【发明人】崔永俊, 张秀艳, 苏淑静, 贾磊, 王希鹏, 杨兵, 王晋伟, 赵秀梅, 薛志勇
【申请人】中北大学
【公开日】2015年10月21日
【申请日】2015年7月14日