专利名称:用于学习stm32芯片和物联网网关的开发板的制作方法
【专利摘要】本实用新型公开了一种用于学习STM32芯片和物联网网关的开发板，它涉及工业自动化控制及物联网领域。它包括主板，主板的FSMC脚分别接静态随机存储器SRAM、闪存NANDFlash和SPI接口触摸显示屏LCD，主板的I2C2脚接惯性测量单元，主板的POWER脚接直流转换器DC3V3，主板的GPIO脚分别接LDEs、JoySTick、温湿度模块、继电器和蜂鸣器，主板的USART1脚、USART2脚、USART3脚分别接ZigBee模块、485电平转换拓展接口、IRDA收发器模块TFDU4301；所述的主板采用主板STM32F103ZET6。本实用新型搭载着最流行的外设，适合工业级的产品原型开发，能快速实现产品设计。
【专利说明】用于学习STM32芯片和物联网网关的开发板
【技术领域】
[0001]本实用新型涉及工业自动化控制及物联网领域，具体涉及用于学习STM32芯片和物联网网关的开发板。
【背景技术】
[0002]现今，开发板多是为入门者学习使用设计，起点较低，芯片所使用的外围器件甚至是上个世纪就推出的产品，当前电子技术飞速发展的今天，每年新推出的电子元器件达数万种，很明显，传统的开发板已无法使用现在的多功能发展需求，缺少一款适合工业级的产品原型开发且紧跟当下技术潮流的用于学习STM32芯片和物联网网关的开发板，基于此，设计一种用于学习STM32芯片和物联网网关的开发板还是很有必要的。
实用新型内容
[0003]有鉴于现有技术的上述缺陷，本实用新型所要解决的技术问题是提供一种用于学习STM32芯片和物联网网关的开发板，结构设计合理，搭载着最流行的外设，适合工业级的产品原型开发，能快速实现产品设计。
[0004]为实现上述目的，本实用新型提供了用于学习STM32芯片和物联网网关的开发板，包括主板，主板的FSMC脚分别接静态随机存储器SRAM、闪存NANDFlash和SPI接口触摸显示屏IXD，主板的SD1脚接SD卡，主板的SPIl脚、SPI2脚、SPI3脚分别接以太网模块、音频解码模块、射频识别模块，主板的I2C2脚接惯性测量单元，主板的Debug脚接JTAG接口和SW接口，主板的POWER脚接直流转换器DC3V3，主板的GP1脚分别接LDEs、JoySTick、温湿度模块、继电器和蜂鸣器，主板的USARTl脚、USART2脚、USART3脚分别接ZigBee模块、485电平转换拓展接口、IRDA收发器模块TFDU4301，主板的I2C模拟脚接电可擦可编程只读存储器EEPR0M，主板的CAN/USB脚接CAN电平转换模块TJA1050和USB接口，主板的ADC脚接电位计；所述的主板采用主板STM32F103ZET6。
[0005]作为优选，所述的惯性测量单元包括姿态传感器、储存器，所述的姿态传感器采用姿态传感器MPU6050，储存器采用储存器24C02，姿态传感器的8脚、13脚、10脚、20脚分别接第一电容、第二电容、第三电容、第四电容至地端，姿态传感器的11脚、12脚分别接主板的I2C2_FSYNC脚、I2C2_INT脚，姿态传感器的23脚、储存器的6脚均接至主板的I2C2_SCL脚，姿态传感器的24脚、储存器的5脚均接至主板的12C2_SDA脚，储存器的I脚、2脚、5脚、6脚、7脚分别接第一电阻、第二电阻、第三电阻、第四电阻、第五电容至直流电源端。
[0006]作为优选,所述的ZigBee模块包括第一模块、第二模块,第一模块的11脚、10脚、9脚分别接第一发光二极管的负极、第二发光二极管的负极、第三发光二极管的负极，第二模块的2脚接第四发光二极管的负极，第一发光二极管的正极、第二发光二极管的正极、第三发光二极管的正极、第四发光二极管的正极分别接第五电阻、第六电阻、第七电阻、第八电阻至直流电源端，第二模块的I脚分别接第九电阻、第六电容至直流电源端、地端，第六电容两端并接有按键。
[0007]作为优选，所述的IRDA收发器模块包括收发器，所述的收发器采用收发器DS1TFDU4301，收发器的I脚、6脚、8脚分别接第十电阻、第十一电阻、第七电容至直流电源端，收发器的6脚与8脚之间接有第八电容，收发器的5脚依次接第十二电阻、第十三电阻、红外发射LED灯至IRDA_T脚。
[0008]作为优选，所述的以太网模块包括以太网芯片和RJ45带变压器，所述的以太网芯片采用以太网芯片W5500，以太网芯片的I脚、2脚分别接RJ45带变压器的2脚、I脚，以太网芯片的5脚、6脚分别接第十电容、第十一电容至RJ45带变压器的6脚、3脚，以太网芯片的I脚、2脚分别接第十五电阻、第十六电阻至第十二电容的一端,第十二电容的另一端接地，以太网芯片的5脚、6脚分别第十七电阻、第十八电阻至RJ45带变压器的5脚，RJ45带变压器的5脚接第十三电容至地端GND，RJ45带变压器的10脚、11脚分别接第十九电阻、第二十电阻至以太网芯片的25脚、27脚，RJ45带变压器的13脚与14脚相连，以太网芯片的24脚、26脚分别接第五发光二极管的负极、第六发光二极管的负极，第五发光二极管的正极、第六发光二极管的正极分别接第二十一电阻、第二十二电阻至直流电源端。
[0009]作为优选，所述的音频模块包括音频解码芯片，音频解码芯片U6采用音频解码芯片VS1003，音频解码芯片的23脚、28脚、29脚、30脚分别接以太网芯片的32脚、33脚、35脚、34脚，音频解码芯片的42脚、39脚、46脚分别接第一耳机插座的2脚、3脚、4脚，音频解码芯片的44脚接第十六电容至第二耳机插座的2脚，音频解码芯片的48脚依次接第二十四电阻、第十七电容至第二耳机插座的3脚和4脚，音频解码芯片的I脚、2脚分别接第二十五电阻和第十八电容的串联电路、第二十五电阻和第十八电容的串联电路至话筒的两端。
[0010]作为优选，所述的触摸显示屏IXD模块包括液晶显示芯片，液晶显示芯片U8采用薄膜晶体管液晶显示器TFT-1XD液晶显示芯片的6脚-21脚分别接主板的FSMC_D0脚-FSMC_D15脚，液晶显示芯片的I脚、3脚、4脚分别接主板的FSMC_NE4脚、FSMC_NWE脚、FSMC_N0E 脚。
[0011]本实用新型的有益效果:采用主板加核心板的设计结构，开发板有丰富的外设，根据使用者的实际需求，在开发板上搭建出原型机供开发者选用，这种开发板做原型机的开发，功能实现之后，能快速得实现产品设计。
[0012]以下将结合附图对本实用新型的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本实用新型的目的、特征和效果。
【附图说明】
[0013]图1为本实用新型的资源配置说明图；
[0014]图2为本实用新型ZigBee模块的第一模块电路图；
[0015]图3为本实用新型ZigBee模块的第二模块电路图；
[0016]图4为本实用新型ZigBee模块的发光二极管的连接电路图；
[0017]图5为本实用新型ZigBee模块的直电流源与按键的电路连接图；
[0018]图6为本实用新型IRDA收发器模块的电路图；
[0019]图7为本实用新型以太网模块的电路图；
[0020]图8为本实用新型以太网模块的变压器引脚的电路连接图；
[0021]图9为本实用新型音频解码模块的电路图；
[0022]图10为本实用新型液晶显示模块的电路图；
[0023]图11为本实用新型太网模块的变压器的连接电路图；
[0024]图12为实用新型太网模块的发光二极管的连接电路图。
【具体实施方式】
[0025]如图1-图12所不,本【具体实施方式】米用以下技术方案:用于学习STM32芯片和物联网网关的开发板，包括主板U1，主板Ul的FSMC脚分别接静态随机存储器SRAM、闪存NANDFlash和SPI接口触摸显示屏IXD，主板Ul的SD1脚接SD卡，主板Ul的SPIl脚、SPI2脚、SPI3脚分别接以太网模块、音频解码模块、射频识别模块，主板Ul的I2C2脚接惯性测量单元，主板Ul的Debug脚接JTAG接口和SW接口，主板Ul的POWER脚接直流转换器DC3V3，主板Ul的GP1脚分别接LDEs、JoySTick、温湿度模块、继电器和蜂鸣器，主板Ul的USARTl脚、USART2脚、USART3脚分别接ZigBee模块、485电平转换拓展接口、IRDA收发器模块TFDU4301，主板Ul的I2C模拟脚接电可擦可编程只读存储器EEPR0M，主板Ul的CAN/USB脚接CAN电平转换模块TJA1050和USB接口，主板Ul的ADC脚接电位计；所述的主板Ul 采用主板 STM32F103ZET6。
[0026]值得注意的是，所述的惯性测量单元包括姿态传感器、储存器，所述的姿态传感器采用姿态传感器MPU6050，储存器采用储存器24C02，姿态传感器的8脚和13脚均接直流电源端，姿态传感器的8脚、13脚、10脚、20脚分别接第一电容、第二电容、第三电容、第四电容至地端，姿态传感器的9脚、18脚接地端，姿态传感器的11脚、12脚分别接主板Ul的I2C2_FSYNC脚、I2C2_INT脚，姿态传感器的23脚、储存器的6脚均接至主板Ul的I2C2_SCL脚，姿态传感器的24脚、储存器的5脚均接至主板的I2C2_SDA脚，储存器的I脚、2脚、5脚、6脚、7脚分别接第一电阻、第二电阻、第三电阻、第四电阻、第五电容至直流电源端，储存器的8脚接直流电源端，储存器的3脚、4脚、7脚均接地端。
[0027]值得注意的是，所述的ZigBee模块包括第一模块J1、第二模块J2，第一模块Jl的11脚、10脚、9脚分别接第一发光二极管Dl的负极、第二发光二极管D2的负极、第三发光二极管D3的负极，第二模块J2的2脚接第四发光二极管D4的负极，第一发光二极管Dl的正极、第二发光二极管D2的正极、第三发光二极管D3的正极、第四发光二极管D4的正极分别接第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8至直流电源端，第二模块J2的9脚、11脚接直流电源端，第二模块J2的10脚、12脚接地端，第二模块J2的I脚分别接第九电阻R9、第六电容C6至直流电源端、地端，第六电容C6两端并接有按键SW-PB。
[0028]值得注意的是，所述的IRDA收发器模块包括收发器U4，所述的收发器U4采用收发器DS1TFDU4301，收发器U4的I脚、6脚、8脚分别接第十电阻R10、第i^一电阻R11、第七电容C7至直流电源端，收发器U4的6脚与8脚之间接有第八电容CS，收发器U4的8脚接地端，收发器U4的5脚依次接第十二电阻R12、第十三电阻R13、红外发射LED灯DSl至IRDA_T脚，第十二电阻R12、第十三电阻R13中心的节点接直流电源端。
[0029]值得注意的是，所述的以太网模块包括以太网芯片U5和RJ45带变压器Tl，以太网芯片U5的I脚、2脚分别接RJ45带变压器Tl的2脚、I脚，以太网芯片U5的5脚、6脚分别接第十电容C10、第i^一电容Cll至RJ45带变压器Tl的6脚、3脚，以太网芯片U5的I脚、2脚分别接第十五电阻R15、第十六电阻R16至第十二电容C12的一端,第十二电容C12的另一端接地，以太网芯片U5的5脚、6脚分别第十七电阻R17、第十八电阻R18至RJ45带变压器Tl的5脚，RJ45带变压器Tl的5脚接第十三电容C13至地端GND，RJ45带变压器Tl的10脚、11脚分别接第十九电阻R19、第二十电阻R20至以太网芯片U5的25脚、27脚，RJ45带变压器Tl的13脚与14脚相连，以太网芯片U5的24脚、26脚分别接第五发光二极管D5的负极、第六发光二极管D6的负极，第五发光二极管D5的正极、第六发光二极管D6的正极分别接第二十一电阻R21、第二十二电阻R22至直流电源端；所述的以太网芯片U5采用以太网芯片W5500。
[0030]值得注意的是，所述的音频模块包括音频解码芯片U6，音频解码芯片U6的23脚、28脚、29脚、30脚分别接以太网芯片U5的32脚、33脚、35脚、34脚，音频解码芯片U6的17脚、18脚之间接有晶振Y1，晶振Yl并接有第二十三电阻R23以及第十四电容C14和第十五电容C15的串联电路，第十四电容C14和第十五电容C15的中点接地，音频解码芯片U6的42脚、39脚、46脚分别接第一耳机插座JPl的2脚、3脚、4脚，音频解码芯片U6的44脚接第十六电容C16至第二耳机插座JP2的2脚，音频解码芯片U6的48脚依次接第二十四电阻R24、第十七电容C17至第二耳机插座JP2的3脚和4脚，音频解码芯片U6的I脚、2脚分别接第二十五电阻R25和第十八电容C18的串联电路、第二十五电阻R25和第十八电容C18的串联电路至话筒U8的两端；所述的音频解码芯片U6采用音频解码芯片VS1003，第一耳机插座JPl、第二耳机插座JP2均采用耳机插座PJ-313。
[0031]此外，所述的触摸显示屏IXD模块包括液晶显示芯片U8，液晶显示芯片U8的6脚-21脚分别接主板Ul的FSMC_D0脚_FSMC_D15脚，液晶显示芯片U8的I脚接主板Ul的FSMC_NE4脚，液晶显示芯片U8的3脚接主板Ul的FSMC_NWE脚，液晶显示芯片U8的4脚接主板Ul的FSMC_N0E脚，液晶显示芯片U8的24脚接直流电源端，液晶显示芯片U8的26脚、27脚均接地；所述的液晶显示芯片U8采用薄膜晶体管液晶显示器TFT-1XD。
[0032]本【具体实施方式】涉及应用电子、通信工程、计算机科学、物联网、工业自动化控制等学科的理论学习及科研工作，特别适合物联网、工业自动化等行业的原型机开发，是一款工业级的开发板。
[0033]本【具体实施方式】开发板主频为72Mhz，片内SRAM 64K，扩展为1M，片内ROM 512K，扩展为128M，配有320X480分辨率的3.5寸TFT-1XD触摸显示屏，板载除了常规的串口通信外，还有以太网通信，符合工业标准的485、CAN、IRDA通信功能，有了多样的通信方式，丰富了它的应用场合，此外，开发板上搭载了一枚现今流行的姿态传感器MPU6050，可以实时精确得获得检测主体当前的运动姿态，这款传感器在远程监护，工业控制，汽车安全，可穿戴设备等方面有着很广泛的应用。
[0034]在开发板的功能扩展方面，几乎引出了所有的1 口，留给了开发者最大的自由度，有一个ZigBee模块的兼容插槽，还有专用的蓝牙与RFID扩展接口。
[0035]本【具体实施方式】有丰富的外设，根据使用者的实际需求，在开发板上搭建出原型机，实现功能后，经过裁剪，优化后，快速得研发出自己的产品，具有广阔的市场应用前景。
[0036]以上详细描述了本实用新型的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本实用新型的构思作出诸多修改和变化。因此，凡本【技术领域】中技术人员依本实用新型的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
【权利要求】
1.用于学习STM32芯片和物联网网关的开发板，其特征在于:包括主板(Ul)，主板(Ul)的FSMC脚分别接静态随机存储器SRAM、闪存NANDFlash和SPI接口触摸显示屏IXD，主板(Ul)的SD1脚接SD卡，主板(Ul)的SPI I脚、SPI2脚、SPI3脚分别接以太网模块、音频解码模块、射频识别模块，主板(Ul)的I2C2脚接惯性测量单元，主板(Ul)的Debug脚接JTAG接口和SW接口，主板(Ul)的POWER脚接直流转换器DC3V3，主板(Ul)的GP1脚分别接LDEs、JoySTick、温湿度模块、继电器和蜂鸣器，主板(Ul)的USARTl脚、USART2脚、USART3脚分别接ZigBee模块、485电平转换拓展接口、IRDA收发器模块TFDU4301，主板(Ul)的I2C模拟脚接电可擦可编程只读存储器EEPR0M，主板(Ul)的CAN/USB脚接CAN电平转换模块TJA1050和USB接口，主板(Ul)的ADC脚接电位计；所述的主板(Ul)采用主板STM32F103ZET6。2.如权利要求1所述的用于学习STM32芯片和物联网网关的开发板，其特征在于:所述的惯性测量单元包括姿态传感器、储存器，姿态传感器的8脚和13脚均接直流电源端，姿态传感器的8脚、13脚、10脚、20脚分别接第一电容、第二电容、第三电容、第四电容至地端，姿态传感器的9脚、18脚接地端，姿态传感器的11脚、12脚分别接主板的I2C2_FSYNC脚、I2C2_INT脚，姿态传感器的23脚、储存器的6脚均接至主板的I2C2_SCL脚，姿态传感器的24脚、储存器的5脚均接至主板(Ul)的I2C2_SDA脚，储存器的I脚、2脚、5脚、6脚、7脚分别接第一电阻、第二电阻、第三电阻、第四电阻、第五电容至直流电源端，储存器的8脚接直流电源端，储存器的3脚、4脚、7脚均接地端；所述的姿态传感器采用姿态传感器MPU6050，储存器采用储存器24C02。3.如权利要求1所述的用于学习STM32芯片和物联网网关的开发板，其特征在于:所述的ZigBee模块包括第一模块(Jl)、第二模块(J2)，第一模块(Jl)的11脚、10脚、9脚分别接第一发光二极管(Dl)的负极、第二发光二极管(D2)的负极、第三发光二极管(D3)的负极，第二模块(J2)的2脚接第四发光二极管(D4)的负极，第一发光二极管(Dl)的正极、第二发光二极管(D2)的正极、第三发光二极管(D3)的正极、第四发光二极管(D4)的正极分别接第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)至直流电源端，第二模块(J2)的9脚、11脚接直流电源端，第二模块(J2)的10脚、12脚接地端，第二模块(J2)的I脚分别接第九电阻(R9)、第六电容(C6)至直流电源端、地端，第六电容(C6)两端并接有按键(SW-PB)。4.如权利要求1所述的用于学习STM32芯片和物联网网关的开发板，其特征在于:所述的IRDA收发器模块包括收发器(U4)，收发器(U4)的I脚、6脚、8脚分别接第十电阻(R10)、第十一电阻(R11)、第七电容(C7)至直流电源端，收发器(U4)的6脚与8脚之间接有第八电容(CS)，收发器(U4)的8脚接地端，收发器(U4)的5脚依次接第十二电阻(R12)、第十三电阻(R13)、红外发射LED灯(DSl)至IRDA_T脚，第十二电阻(R12)、第十三电阻(R13)中心的节点接直流电源端；所述的收发器(U4)采用收发器DS1TFDU4301。5.如权利要求1所述的用于学习STM32芯片和物联网网关的开发板，其特征在于:所述的以太网模块包括以太网芯片(U5)和RJ45带变压器(Tl)，以太网芯片(U5)的I脚、2脚分别接RJ45带变压器(Tl)的2脚、I脚，以太网芯片(U5)的5脚、6脚分别接第十电容(ClO)、第4^一电容(Cll)至RJ45带变压器(Tl)的6脚、3脚，以太网芯片(U5)的I脚、2脚分别接第十五电阻(R15)、第十六电阻(R16)至第十二电容(C12)的一端,第十二电容(C12)的另一端接地，以太网芯片(U5)的5脚、6脚分别第十七电阻(R17)、第十八电阻(R18)至RJ45带变压器(Tl)的5脚，RJ45带变压器(Tl)的5脚接第十三电容(C13)至地端GND，RJ45带变压器(Tl)的10脚、11脚分别接第十九电阻(R19)、第二十电阻(R20)至以太网芯片(U5)的25脚、27脚，RJ45带变压器(Tl)的13脚与14脚相连，以太网芯片(U5)的24脚、26脚分别接第五发光二极管(D5)的负极、第六发光二极管(D6)的负极，第五发光二极管(D5)的正极、第六发光二极管(D6)的正极分别接第二十一电阻(R21)、第二十二电阻(R22)至直流电源端；所述的以太网芯片(U5)采用以太网芯片W5500。6.如权利要求1所述的用于学习STM32芯片和物联网网关的开发板，其特征在于:所述的音频模块包括音频解码芯片(U6)，音频解码芯片(U6)的23脚、28脚、29脚、30脚分别接以太网芯片(U5)的32脚、33脚、35脚、34脚，音频解码芯片(U6)的17脚、18脚之间接有晶振(Yl)，晶振(Yl)并接有第二十三电阻(R23)以及第十四电容(C14)和第十五电容(C15)的串联电路，第十四电容(C14)和第十五电容(C15)的中点接地，音频解码芯片(U6)的42脚、39脚、46脚分别接第一耳机插座(JPl)的2脚、3脚、4脚，音频解码芯片(U6)的44脚接第十六电容(C16)至第二耳机插座(JP2)的2脚，音频解码芯片(U6)的48脚依次接第二十四电阻(R24)、第十七电容(C17)至第二耳机插座(JP2)的3脚和4脚，音频解码芯片(U6)的I脚、2脚分别接第二十五电阻(R25)和第十八电容(C18)的串联电路、第二十五电阻(R25)和第十八电容(C18)的串联电路至话筒(U8)的两端；所述的音频解码芯片(U6)采用音频解码芯片VS1003，第一耳机插座(JPl)、第二耳机插座(JP2)均采用耳机插座 PJ-313。7.如权利要求1所述的用于学习STM32芯片和物联网网关的开发板，其特征在于:所述的触摸显示屏LCD模块包括液晶显示芯片(U8)，液晶显示芯片(U8)的6脚-21脚分别接主板(Ul)的FSMC_D0脚-FSMC_D15脚，液晶显示芯片(U8)的I脚接主板(Ul)的FSMC_NE4脚，液晶显示芯片(U8)的3脚接主板(Ul)的FSMC_NWE脚，液晶显示芯片(U8)的4脚接主板(Ul)的FSMC_NOE脚，液晶显示芯片(U8)的24脚接直流电源端，液晶显示芯片(U8)的26脚、27脚均接地；所述的液晶显示芯片(U8)采用薄膜晶体管液晶显示器TFT-1XD。
【文档编号】G05B19-042GK204270055SQ201420484952
【发明者】薛军娥, 赵敏, 丁长明, 荆雅光, 任聚财, 安海龙, 刘涛, 任青松, 王羽 [申请人]昆山杰普软件科技有限公司