恒压电路的制作方法

专利名称：恒压电路的制作方法
技术领域：
本发明涉及可以迅速地响应负载中的急剧改变的恒压电路，并且，特别地，涉及具 有低电流消耗并能够通过瞬时地检测在输出电压中的、归因于负载的改变而出现的改变， 以显著地减少在输出电压中的改变的恒压电路。
背景技术：
通常，在将输入电压转换成具有恒定电压的输出电压，并输出所述输出电压的恒 压电路中，在诸如最小化电压差这样的方式中，将通过分压输出电压而获得的电压与基准 电压比较，并且将反馈控制运用到输出所述输出电压的输出晶体管。为此，在将输出电压中 的改变传送到输出晶体管之后，要求一定的时间延迟来将输出电压返回到预定的电压值。 传送所需的所述时间延迟相应于响应延迟。例如，当响应延迟为大的时，对于其中负载电流 过渡性地、很大地改变的情况，输出电压可能很大地改变，而且，在最坏的情况下，输出电压 可以降低到连接到输出端子的电路的最低保证工作电压之下，并且因而，使用所述电路的 装置可能出现故障。在许多情况下，所述响应延迟依赖于包括在恒压电路中的晶体管的输入电容、相 位补偿电容和将所述电容充电或放电的电流的值。尤其是，用于输出大的电流的输出晶体 管的输入电容或用于相位补偿的相位补偿电容可能为非常大的，并且因而，所述电容可能 导致严重的响应延迟。也就是，应该减少上述的输入电容，或者应该增加将电容充电或放电 的电流的值，以便改善响应速度。然而，由要求来输出大的电流的输出晶体管的尺寸或要求 来保持电路稳定性的电容的值，来大概地确定输入电容。为此，事实上可以共同地使用通过 增加用于将输入电容充电或放电的电流值的方法。应该增加偏置电流值，以便增加充电或 放电的电流。结果，在恒压电路自身中的电流消耗相应地增加。最近，考虑到环境问题，要求在电器中的节电。特别地，至于在由电池驱动的便携 式器件中使用的恒压电路，必须取得在恒压电路中的节电，以便延长器件的、可能的连续工 作时间。为了所述目的，优选的是尽可能多地降低要求来工作用于控制在恒压电路中的输 出晶体管的控制电路的电流消耗。进一步地，将各种各样的应用装配在便携式器件中，需要 可以输出大电流，可以用减少的电压来工作并可以输出低电压的恒压电路，并且因而，输出 晶体管的尺寸相应地增加。结果，在响应速度中的、严重的退化可能相应地出现。进一步 地，连接到恒压电路的电路具有保证工作电压的范围，而最近归因于最近被需求的、电路的 小型化而减少所述范围。结果，要求在恒压电路的输出电压波动中的、进一步的减少。例如，作为在现有的技术领域中，以改善在对在负载电流中的、可能的急剧的改 变的响应中的输出电压响应速度的第一方法，日本特许公开专利申请2000-47740公开配 置，其中当输出电压降低时，将在输出电压中的减少经由电容器传送到比较器的同相输入端，并且，当在比较器的同相输入端中的电压因而降低时，导通由比较器的输出信号控制的 PMOS (P-Channel MetalOxide Semiconductor，P沟道金属氧化物半导体)晶体管，并且因 而将输出端子充电。由此，控制在输出电压中的减少。例如，作为在现有的技术领域中的第二方法，日本特许公开专利申请2005-47740 公开配置，其中，如图7中所示，常常通过由具有超线性度的第一误差放大器AMPa来执行输 出晶体管MlOl的工作的控制的部件，来使输出电压Vout成为恒定的。当输出电压Vout急 剧地降低时，在第一误差放大器AMPa响应到那里并执行输出晶体管MlOl的工作的控制之 前，使用具有超响应的第二误差放大器AMPb来将输出晶体管MlOl的工作的控制执行预定 的持续时间，以致使输出电压成为恒定的。通过这样配置，可能的是就在输入电压或负载电 流中可能的、急剧的改变而言，改进输出电压响应速度。结果，可能的是提供具有超线性度 和超响应；两者的恒压电路。例如，在现有的技术领域中的第三方法中，日本特许公开专利申请2006-18774公 开配置，其中以在电源电压中的改变的检测，来控制电压放大电路的工作电流，并且由此， 在电源电压中没有改变的、正常的工作期间电流消耗减少，而在电源电压改变的过渡响应 的场合中，随着增加的电流消耗来改善响应。然而，在上述的第一方法中，对输出端子充电的PMOS晶体管应该具有用于补偿在 负载电流中可能的急剧的改变的、足够的能力。结果，PMOS晶体管的尺寸应该为非常大的。 结果，在PMOS晶体管的栅极中的电容增加。相应地，在控制PMOS晶体管的比较器中的电流 消耗应该增加，以便迅速地导通取得迅速的响应的PMOS晶体管。结果，电流消耗相应地增 加。在上述的第二方法中，将偏置事先提供到检测在输出电压中急剧的减少的第二误 差放大器AMPb，以致当在输出电压中急剧的减少不出现时，第二误差放大器AMPb不应该影 响输出晶体管M101。也就是，当在电压中的改变小于第二误差放大器AMPb的偏置电压时， 不能检测到在输出值中的改变。在普通的误差放大器中，在生产过程期间出现的、随机的偏 置电压近似为15毫伏。结果，考虑到对随机的偏置的容限，应该将第二误差放大器AMPb的 偏置电压近似设置为20毫伏。例如，当在生产过程期间出现的、随机的偏置为+15毫伏时， 将所述偏置添加到事先设置的偏置电压，并且因而总的偏置总计35毫伏。进一步地，在电特性中的变差出现在包括在恒压电路中的所有器件中的生产过程 中。结果，响应特性可能相应地退化两倍。结果，由于在生产过程中的、上述的变差，因此即 使第二误差放大器AMPb具有超响应，也直到在输出电压中的电压改变总计35毫伏X2 = 70毫伏，第二误差放大器AMPb才能响应。例如，假定以优良的工艺生产的、不大于90纳米的逻辑电路，作为对其要求高速 的响应的恒压电路的负载，预期的是保证工作电压的范围可以为1伏士50毫伏。在所述情 况下，可以明显看到的是在第二方法中响应特性不可能为足够的。进一步地，虽然可能的是 通过整修的器件来校正在生产过程中出现的、上述的变差，但是芯片的尺寸可能增加，并且 还有，作为被布置的整理器件的结果，测试工艺可能增加。相应地，成本可能增加。在上述的第三方法中，当电源电压归因于在负载电流中急剧的增加而降 低时，经由电容器来降低具有不同的阈值电压的两个NMOS (N-Channel MetalOxide Semiconductor，N沟道金属氧化物半导体)晶体管的、各自的栅极电压，并且截止具有大的阈值的晶体管。结果，晶体管的漏极电压增加。作为响应于在漏极电压中的增加而被增加 的工作电流的结果，以改善响应。然而，在电源电压中的改变水平到达阈值电压的电压差之 后，工作电流增加。相应地，可能牵涉与在第二方法中的问题相同的问题。

发明内容
已考虑到所述问题来发明本发明，并且本发明的目的为将提供恒压电路，其中避 免归因于在芯片尺寸中的增加和/或在测试工艺中的增加的成本增加，以减少的电流消耗 来改善响应速度，并且可以显著地减少在输出电压中的改变。根据本发明，将从输入端子输入的输入电压转换成预定的恒定电压，并将所述恒 定电压从输出端子输出的恒压电路具有输出晶体管，其根据来自输入端子的输入控制信号来将电流输出到输出端子；控制电路部分，其具有在诸如正比于从输出端子输出的输出电压的第一比例电压 可以为预定的第一基准电压这样的方式中，执行输出晶体管的工作控制的第一误差放大电 路；电压改变检测电路部分，其检测从输出端子输出的输出电压的改变，并放大包括 在第一误差放大电路中的差分放大电路的输出信号，将所述输出信号转换成二进制信号并 输出二进制信号；和放电电路部分，其根据来自电压改变检测电路部分的输出电压，来放大用于寄生 在输出晶体管的控制电极上的电容的放电电流，其中电压改变检测电路部分放大差分放大电路的输出信号，以便其压摆率可以大于从 第一误差放大电路输出到输出晶体管的控制信号的压摆率，响应于比从第一误差放大电路 输出到输出晶体管的控制信号更快的、从输出端子输出的输出电压的改变，以导致放电电 路部分来执行放电工作。在本发明中，可能的是瞬时地检测在输出电压中的、微小的减少，并且因而可能的 是改善用于控制输出晶体管的响应。相应地，可能的是显著地减少归因于在输出电流中急 剧的改变而出现的、在输出电压中的减少。进一步地，当输出电压归因于在输出电流中急剧 的改变而改变时，只改善用于控制输出晶体管的响应。因而，不必要的是如在为了改善响应 的目的的、现有的技术领域中这样，来恒定地增加电流消耗。因而，正如在便携式器件等中 使用的恒压电路，可能的是以减少的电流消耗来获得高速的响应。


当在与附图的结合中阅读时，本发明的其他目的和进一步的特征将从下列的、详 细的描述变得更明显图1展示在本发明的第一实施例中的恒压电路的配置的实例；图2展示在差分放大电路的输出信号与第一放大电路12、第二放大电路15和第三 放大电路16的、各自的输出信号之中的关系；图3展示在本发明的第二实施例中的恒压电路的配置的实例；图4展示在本发明的第三实施例中的恒压电路的配置的一个实例；图5展示在本发明的第三实施例中的恒压电路的配置的另一个实例；
图6展示在本发明的第四实施例中的恒压电路的配置的实例；以及图7展示在现有的技术领域中的恒压电路的配置的实例。
具体实施例方式根据本发明的实施例，将从输入端子输入的输入电压转换成预定的恒定电压并将 所述恒定电压从输出端子输出的恒压电路具有输出晶体管，其根据来自输入端子的输入控制信号来将电流输出到输出端子；控制电路部分，其具有在诸如正比于从输出端子输出的输出电压的第一比例电压 可以为预定的第一基准电压这样的方式中，执行输出晶体管的工作控制的第一误差放大电 路；电压改变检测电路部分，其检测从输出端子输出的输出电压的改变，并放大包括 在第一误差方法电路中的差分放大电路的输出信号，将所述输出信号转换成二进制信号， 并输出二进制信号；和放电电路部分，其根据来自电压改变检测电路部分的输出电压，来放大用于将寄 生在输出晶体管的控制电极上的电容放电的放电电流，其中电压改变检测电路部分放大差分放大电路的输出信号，以便其压摆率可以大于从 第一误差放大电路输出到输出晶体管的控制信号的压摆率，响应于比从第一误差放大电路 输出到第一晶体管的控制信号更快的、从输出端子输出的输出电压的改变，以导致放电电 路部分来执行放电工作。特别地，电压改变检测电路部分具有第二放大电路，其放大差分放大电路的输出信号，并输出放大的信号；和第三放大电路，其放大第二放大电路的输出信号，将放大的信号转换成二进制信 号，并将二进制信号输出到放电电路部分，其中第二放大电路具有大于第一误差放大电路的输出信号的压摆率的、输出信号的压 摆率。进一步地，第一误差放大电路具有差分放大部分，其放大在第一比例电压和第一基准电压之间的电压差，并输出放 大的信号；和第一放大电路，其放大差分放大电路的输出信号，并将放大的信号输出到输出晶 体管的控制电极，其中第二放大电路具有比第一放大电路的电压增益更大的电压增益。进一步地，第一放大电路可以具有第一晶体管，其作为电压放大器件，将差分放大电路的输出信号输入到其控制电 极；和第一电流源，其将第一偏置电流提供到第一晶体管，其中第二放大电路可以具有第二晶体管，其作为电压放大器件，将差分放大电路的输出信号输入到其控制电 极；和第二电流源，其将小于第一偏置电流的第二偏置电流提供到第二晶体管。
进一步地，第一放大电路可以具有第一晶体管，其作为电压放大器件，将差分放大电路的输出信号输入到其控制电 极；和第一电流源，其将第一偏置电流提供到第一晶体管，其中第二放大电路可以具有第二晶体管，其作为电压放大器件，将差分放大电路的输出信号输入到其控制电 极，第二晶体管具有大于第一晶体管电流驱动能力的电流驱动能力；和第二电流源，其将第二偏置电流提供到第二晶体管。进一步地，第三放大电路包含第三晶体管，其作为电压放大器件，将第二放大电路的输出信号输入到其控制电 极；和第三电流源，其将第三偏置电流提供到第三晶体管，其中第三放大电路具有小于输出晶体管的寄生电容的、控制电极的寄生电容。特别地，放电电路部分具有第四电流源，其将输出晶体管的控制电极的电容放电；和第一开关器件，其根据电压改变检测电路部分的输出信号，来执行在输出晶体管 的控制电极和第四电流源之间的连接的控制。进一步地，放电电路部分可以具有第五电流源，其增加将被供应到差分放大电路的差分对的偏置电流；和第二开关器件，其根据电压改变检测电路部分的输出信号，来执行在差分放大电 路和第五电流源之间的连接的控制，其中第二开关器件可以执行与第一开关器件的连接工作相同的连接工作。进一步地，第一误差放大电路可以具有放大在第一比例电压和第一基准电压之间 的电压差，并输出放大的信号的差分放大电路，其中可以将从为差分放大电路的一个输出 端的第一输出端输出的第一信号输出到输出晶体管的控制电极，并且可以将从为差分放大 电路的另一个输出端的第二输出端输出的第二信号输出到电压改变检测电路部分的第二 放大电路。进一步地，第二放大电路具有大于差分放大电路的第一信号的压摆率的、输出信 号的压摆率。进一步地，差分放大电路具有第一输入晶体管，其将第一基准电压输入到其控制电极；第二输入晶体管，其将第一比例电压输入到其控制电极；第一负载电路，其作为第一输入晶体管的负载；第二负载电路，其作为第二输入晶体管的负载；和偏置电流源，其将偏置电流供应到第一输入晶体管和第二输入晶体管，其中从在第一输入晶体管和第一负载电路之间的连接点输出第一信号，并且从在第二 输入晶体管和第二负载电路之间的连接点输出第二信号。进一步地，第二放大电路具有大于由第一输入晶体管、第一负载电路和偏置电流 源确定的电压增益的电压增益。
特别地，第二放大电路具有第二晶体管，其作为电压放大器件，将差分放大电路的输出信号输入到其控制电 极；和第二电流源，其将第二偏置电流供应到第二晶体管，其中第一负载电路和第二负载电路配置电流镜像电路，其中第二负载电路作为输入侧 晶体管，而第一负载电路作为输出侧晶体管；以及第二晶体管具有大于作为第一负载电路的晶体管的电流驱动能力的电流驱动能 力。进一步地，放电电路部分具有第四电流源，其增加被供应到差分放大电路的第一输入晶体管和第二输入晶体管 的偏置电流；第一开关器件，其根据电压改变检测电路部分的输出信号，来执行在差分放大电 路和第四电流源之间的连接的控制。在所述情况下，第四电流源供应小于偏置电流源的电流的电流。另一方面，放电电路部分具有第二误差放大电路，其在诸如正比于从输出端子输出的输出电压的第二比例电压 可以为预定的第二基准电压这样的方式中，执行输出晶体管的工作的控制，第二误差放大 电路具有比第一误差放大电路的响应速度更高的响应速度；和开关电路，其根据电压改变检测电路部分的输出信号，来执行在第二误差放大电 路的输出端和输出晶体管的控制电极之间的连接的控制，其中电压改变检测电路部分响应于比从第一误差放大电路输出到输出晶体管的控制 信号的改变更快的、从输出端子输出的输出电压的改变，来控制开关电路，以致将第二误差 放大电路的输出端连接到输出晶体管的控制电极。在所述情况下，第一误差放大电路具有比第二误差放大电路的电流消耗更小的电 流消耗。进一步地，放电电路部分具有输出电流检测电路，其检测从输出晶体管输出的电流的值，并当由此检测的电流 值变得不小于预定值时，输出预定的信号；和开关控制电路，其根据电压改变检测电路部分和输出电流检测电路的、各自的输 出信号，来执行开关电路的工作的控制，其中当输入来自电压改变检测电路部分的、表明将第二误差放大电路的输出端连接到 输出晶体管的控制电极的信号，和/或来自输出电流检测电路的、表明检测的电流变得不 小于预定值的信号时，开关控制电路导致开关电路将第二误差放大电路的输出端连接到输 出晶体管的控制电极。进一步地，放电电路部分具有第二输出电压检测电路，其产生并输出第二比例电压；和第二基准电压产生电路，其产生并输出第二基准电压，其中由于当将切断在第二误差放大电路的输出端和输出晶体管的控制端子之间的连 接的信号从开关控制电路输出到开关电路时，第二误差放大电路、第二输出电压检测电路和第二基准电压产生电路分别停止其工作，因此减少电流消耗。进一步地，第二比例电压可以与第一比例电压相等。进一步地，第二基准电压可以与第一基准电压相等。进一步地，可以将输出晶体管、控制电路部分、电压改变检测电路部分和放电电路 部分集成在单个的集成电路中。在本发明的实施例中，可能的是瞬时地检测在输出电压中的、微小的减少，并且因 而可能的是改善对于控制输出晶体管的响应。相应地，可能的是显著地减少在输出电压中 的、归因于在输出电流中急剧的改变而出现的减少。进一步地，因而只当输出电压归因于在 输出电流中急剧的改变而改变时，改善对于控制输出晶体管的响应。结果，不必要的是恒定 地增加如在现有的技术领域中为了改善响应的目的这样的电流消耗。因而，正如使用在便 携式器件等中的恒压电路，可能的是以减少的电流消耗来获得高速的响应。其次，将基于在图中所示的实施例，来更加详细地描述本发明。第一实施例图1展示在本发明的第一实施例中的恒压电路的配置的实例。在图1中，恒压电路1从输入到输入端子IN的输入电压Vcc产生预定的恒定电 压，并且将输出电压Vout从输出端子OUT输出到负载10。在输出端子OUT和地电压之间， 连接电容器Cl。需注意的是，可以将恒压电路1集成到IC(集成电路)内。恒压电路1包括基准电压产生电路2，其产生并输出预定的基准电压Vrl ；偏置 电压产生电路3，其产生并输出预定的偏置电压Vbil ；电阻器Rl、R2，其通过分压输出电压 Vout以产生并输出分压的电压Vfbl，来检测输出电压；输出晶体管M1，即是PMOS晶体管， 其根据输入到其栅极的信号，来执行将被输出到输出端子OUT的电流io的控制；和误差放 大电路4，其以如分压的电压Vfbl可以为基准电压Vrl这样的方式，执行输出晶体管Ml的 工作的控制。进一步地，恒压电路1包括电压改变检测电路5，其检测在输出电压Vout中的 改变；和输出电压返回电路6，其通过增加放电电流来将输出晶体管Ml的栅极电容放电，以 将输出电压Vout返回到预定的电压。进一步地，误差放大电路4包括差分放大电路11，其放大在基准电压Vrl和分压 的电压Vfbl之间的电压差，并输出放大的信号；和第一放大电路12，其放大差分放大电路 11的输出信号，并输出放大的信号，将其源极接地。电压改变检测电路5包括第二放大电 路15，其放大差分放大电路的输出信号，并输出放大的信号，将其源极接地；和第三放大电 路16，其放大第二放大电路15的输出信号，并将放大的信号输出到输出电压返回电路6，将 其源极接地。需注意的是，基准电压产生电路2、电阻器R1、R2和误差放大电路4作为上述 的控制电路部分；误差放大电路4作为上述的第一误差放大电路；电压改变检测电路5作 为上述的电压改变检测电路部分；以及输出电压返回电路6作为上述的放电电路部分。进 一步地，分压的电压Vfbl作为上述的第一比例电压；以及基准电压Vrl作为上述的第一基 准电压。差分放大电路11包括匪OS晶体管M2至M4和PMOS晶体管M5与M6。匪OS晶体 管M2和M3作为差分对，而作为差分对的负载的PMOS晶体管M5和M6配置电流镜像电路。 第一放大电路12包括串联连接在输入电压Vcc和地电压之间的PMOS晶体管M7和NMOS晶 体管M8。相似地，第二放大电路15包括串联连接在输入电压Vcc和地电压之间的PMOS晶体管M9和NMOS晶体管MlO ；以及第三放大电路16包括串联连接在输入电压Vcc和地电压 之间的PMOS晶体管Mll和匪OS晶体管Ml2。进一步地，输出电压返回电路6包括匪OS晶 体管M13和M14。在差分放大电路11中，将作为差分对的NMOS晶体管M2和M3的、各自的源极连接 在一起，并且将NMOS晶体管M4连接在连接点和地电压之间。将偏置电压Vbil输入到NMOS 晶体管M4的栅极，并且NMOS晶体管M4作为恒流源。将PMOS晶体管M5和M6的、各自的栅 极连接在一起，并且将连接点连接到PMOS晶体管M5的漏极。将PMOS晶体管M5的漏极连 接到NMOS晶体管M2的漏极，并且将PMOS晶体管M6的漏极连接到NMOS晶体管M3的漏极。 将输入电压Vcc输入到PMOS晶体管M5和M6的、各自的源极中的每一个。匪OS晶体管M2 的栅极作为差分放大电路11的反相输入端，并且将基准电压Vrl输入到那里。NMOS晶体管 M3的栅极作为差分放大电路11的同相输入端，并且将分压的电压Vfbl输入到那里。进一 步地，在PMOS晶体管M6和NMOS晶体管M3之间的连接点作为差分放大电路11的输出端， 并且将所述连接点连接到PMOS晶体管M7和M9的、各自的栅极中的每一个。其次，在第一放大电路12中，将偏置电压Vbil输入到NMOS晶体管M8的栅极，并 且NMOS晶体管M8作为恒流源。将在PMOS晶体管M7和NMOS晶体管M8之间的连接点连接 到输出晶体管Ml的栅极。相似地，在第二放大电路15中，将偏置电压Vbil输入到NMOS晶体管MlO的栅极， 并且NMOS晶体管MlO作为恒流源。将在PMOS晶体管M9和NMOS晶体管MlO之间的连接点 连接到PMOS晶体管Mll的栅极。在第三放大电路16中，将偏置电压Vbi 1输入到NMOS晶体管Ml2的栅极，并且NMOS 晶体管M12作为恒流源。将在PMOS晶体管Mll和NMOS晶体管M12之间的连接点连接到 NMOS晶体管Ml3的栅极。在输出电压返回电路6中，在输出晶体管Ml的栅极和地电压之间，将NMOS晶体管 M13和M14串联连接，将偏置电压Vbil输入到NMOS晶体管M14的栅极，并且匪OS晶体管 M14作为恒流源。需注意的是，PMOS晶体管M7作为上述的第一晶体管；NMOS晶体管M8作为上述的 第一电流源；PMOS晶体管M9作为上述的第二晶体管；NMOS晶体管MlO作为上述的第二电 流源；PMOS晶体管Mll作为上述的第三晶体管；以及NMOS晶体管M12作为上述的第三电流 源。进一步地，NMOS晶体管M13作为上述的第一开关器件；以及NMOS晶体管M14作为上述 的第四电流源。在配置中，作为第三放大电路16的输入晶体管的PMOS晶体管Mll具有远小于输 出晶体管Ml的尺寸的尺寸，并具有远小于输出晶体管Ml的栅极电容的栅极电容。由于第 二放大电路15的输出负载相应于第三放大电路16，因此输入电容为非常小的，并且，作为 第二放大电路15的输出端的、在PMOS晶体管M9的漏极和匪OS晶体管MlO的漏极之间的 连接点的电压可以根据在差分放大电路11的输出信号Sll中的改变而迅速地改变。也就 是，第二放大电路15的输出信号S15的压摆率(slew rate)远小于第一放大电路12的输 出信号S12的压摆率。结果，当输出电压Vout归因于输出电流io的、急剧的增加而降低时，在第一放大 电路12的输出信号S12改变以增加输出晶体管Ml的输出电流之前，第二放大电路15的输出信号S15改变，并且，依靠作为执行输出电压返回电路6的工作的控制的控制信号的、第 三放大电路16的输出信号S16的部件，来导通NMOS晶体管M13，并且因而使NMOS晶体管 M13进入导电状态。结果，将作为恒流源的NMOS晶体管M14连接到输出晶体管Ml的栅极， 并且将输出晶体管Ml的栅极电容迅速地放电。结果，从输出晶体管Ml输出的电流增加，并 且输出晶体管Ml的输出电压Vout返回到预定的电压。需注意的是，将第二放大电路15的电压增益设置为大于第一放大电路12的电压 增益，并且，当将具有相同的值的电压分别输入到那里时，第二放大电路15的输出电压变 得大于第一放大电路12的输出电压。例如，使由作为恒流源的NMOS晶体管MlO供应的第 二偏置电流小于由同样作为恒流源的NMOS晶体管M8供应的第一偏置电流，或者，使PMOS 晶体管M9具有大于PMOS晶体管M7的电流驱动能力的电流驱动能力，以便取得第二放大电 路15的电压增益，并因而大于第一放大电路12的电压增益。图2展示在差分放大电路11的输出信号Sll与第一放大电路12、第二放大电路15 和第三放大电路16的各自的输出信号S12、S15和S16之中的关系的实例。需注意的是，在 图2中，实线代表第一放大电路12的输出信号S12，点划线代表第二放大电路15的输出信 号S15，并且双破折点划线代表第三放大电路16的输出信号S16。根据负载电流io，第一放大电路12的输出信号S12从电源电压Vcc大约改变到 0V，并控制从输出晶体管Ml输出的电流。也就是，在满负载条件下，差分放大电路11的输 出信号Sll从Va改变到Vb。在此时，第二放大电路15的输出信号S15不从电源电压Vcc 改变，并且第三放大电路16的输出信号S16也不从0伏改变。相应地，输出电压返回电路 6的NMOS晶体管M13在任何时候都继续停留在截止状态。其次，第二放大电路15的输出信号S15的电压应该降低，并且第三放大电路16的 输出信号S16应该从0伏改变到电源电压Vcc，以便导通输出电压返回电路6的NMOS晶体 管M13。也就是，在图2中，当负载电流io为小的时，输出信号Sll的电压应该为Va，并且， 差分放大电路11的输出信号Sll的电压应该通过增加35毫伏，来从Va增加到Vc。假定差分放大电路11的电压增益为30分贝，分压的电压Vfbl应该改变35毫伏 /30分贝=1. 1毫伏，以便差分放大电路11的输出信号Sll增加35毫伏。假定电阻器Rl 和R2的所述电阻值为rl和r2，并且(rl+r2)/r2 = 2，将Vfbl的改变转换到在输出电压 Vout中的改变，得到1. 1毫伏X (rl+r2)/r2 = 2. 2毫伏。也就是，在所述情况下，检测输出 电压Vout的、仅为2. 2毫伏的减少，因而导通输出电压返回电路6的NMOS晶体管M13，并 且将输出晶体管Ml的栅极电容迅速地放电。进一步地，第二放大电路15具有大于第一放 大电路12的电压增益的电压增益，并且在第二放大电路15中被要求来降低输出电压的输 入电压大于在第一放大电路12中的输入电压。在输入电压中的所述差别作为在第一放大 电路12和第二放大电路15之间的偏置电压。当在Vc和Vb之间的差别为正的时，于在输 出电压Vout中的、归因于负载电流io的急剧的增加的减少不出现时，不导通NMOS晶体管 M13。例如，假定在生产过程期间出现的、随机的偏置电压为士 15毫伏，考虑到随机的 偏置电压的容限，在其中设置所述偏置电压的情况下，将偏置电压设置为20毫伏。在所述 情况下，当在生产过程期间随机的偏置电压事实上为+15毫伏时，在Vc和Va之间的差别变 成最大值，即，50毫伏。将所述差别转换到在输出电压Vout中的改变，得到50毫伏/30分贝X (rl+r2)/r2 = 3. 1毫伏。也就是，因而通过误差放大电路4的电压增益，来使在偏置 电压中的变差衰减，并且因而，其影响为非常小的。因而，在低负载电流的稳态中，第二放大电路15的输出电压作为电源电压的输入 电压Vcc，第三放大电路16输出地电压的信号，并且截止输出电压返回电路6的NMOS晶体 管M13。当负载电流io急剧地增加并且输出电压Vout降低时，第二放大电路15的输出电 压降低到地电压，第三放大电路16的输出电压变成输入电压Vcc，并且导通输出电压返回 电路6的NMOS晶体管M13以进入导电状态。因而，只根据输出电压Vout中的、微小的改变，输出电压返回电路6工作以将输出 晶体管Ml的栅极电极的电容放电，并增加输出晶体管Ml的电流。因而，可能的是瞬时地从 在输出电压Vout中的减少返回。进一步地，由于通过误差放大电路4的电压增益来使在偏 置电压中的、上述的变差衰减，因此其影响是非常小的。进一步地，当输出电压Vout的、急 剧的减少没有出现时，输出电压返回电路6不工作，并且因而，在正常状态期间，其不影响 差分放大电路11、第一放大电路12和输出晶体管Ml的工作。相应地，可能的是提供其可以 用减少的电流消耗来执行高速的响应的恒压电路。第二实施例一般而言，当设计差分放大电路时，例如，必要的是使在差分放大电路11中的 NMOS晶体管M2和M3的漏极电流相等，以便减少输入偏置电压。由于由PMOS晶体管M5和 M6来确定NMOS晶体管M2和M3的漏极电流，因此以相同的器件惯常于具有相同的尺寸的方 式，构成PMOS晶体管M5和M6。然后，由于在PMOS晶体管M5和M6中连接各自的源极，并且 还连接各自的栅极，因此当因而设计PMOS晶体管M5和M6的漏极电压为相等的时候，PMOS 晶体管M5和M6的漏极电压相应地变得相等，并且因而，NMOS晶体管M2和M3的漏极电流 相应地变得相等。在那里，PMOS晶体管M5的漏-源极电压等于PMOS晶体管M5的栅-源极电压，并 且还有，PMOS晶体管M6的漏-源极电压等于PMOS晶体管M7的栅-源极电压。相应地，应 该提供诸如PMOS晶体管M5的栅-源极电压可以等于PMOS晶体管M7的栅-源极电压这样 的配置。为了所述目的，应该提供诸如当输出电压Vout急剧地降低时，应该增加不仅PMOS 晶体管M7的而且PMOS晶体管M5的偏置电流这样的配置。本发明的第二实施例具有所述配置。图3展示在本发明的第二实施例中的恒压电路的配置的实例。需注意的是，在图3 中，将相同的参考数字指定到与在图1中的器件相同的器件，将省略重复的描述，并且将只 描述不同于图1的要点。在图3中的、不同于图1的要点为输出电压返回电路6已添加NMOS晶体管M15和 M16，并且基于其上，将在图1中的输出电压返回电路6改变成输出电压返回电路6a，并且， 还将在图1中的恒压电路1改变成恒压电路la。在图3中，恒压电路Ia从输入到输入端子IN的输入电压Vcc产生预定的恒定电 压，并将预定的恒定电压作为输出电压Vout从输出端子OUT输出到负载10。需注意的是， 可以将恒压电路Ia集成到单个的IC (集成电路)中。恒压电路Ia包括基准电压产生电路2、偏置电压产生电路3、电阻器Rl、R2、误差放大电路4、电压改变检测电路5和将输出晶体管Ml的栅极电容放电并将输出电压Vout返 回到预定的电压的输出电压返回电路6a。输出电压返回电路6a具有NMOS晶体管M13至M16。将NMOS晶体管M15和M16的 串联电路与NMOS晶体管M4并联连接，将NMOS晶体管M15的栅极连接到NMOS晶体管M13 的栅极，NMOS晶体管M16具有输入到其栅极的偏置电压Vbil，以致作为恒流源。需注意的 是，输出电压返回电路6a作为上述的放电电路部分，匪OS晶体管M15作为上述的第二开关 器件，并且NMOS晶体管M16作为上述的第五电流源。通过这样配置，当输出电压Vout的、急剧的减少出现时，可以增加不仅PMOS晶体 管M7的而且PMOS晶体管M5的偏置电流，并且，当输出电压返回电路6a工作时，PMOS晶体 管M5的栅-源极电压和PMOS晶体管M7的栅-源极电压达到在任何时候都为相等的。因 而，可能的是减少在输出电压Vout中的、归因于在差分放大电路11中出现的输入偏置电压 的改变。第三实施例在上述的第一实施例中，误差放大电路4包括差分放大电路11和第一放大电路 12。然而，误差放大电路4可以只包括差分放大电路11。本发明的第三实施例具有所述配置。图4展示在本发明的第三实施例中的恒压电路的配置的实例。需注意的是，在图4 中，将相同的参考数字指定到与在图1中的器件相同的器件，将省略重复的描述，并且将只 描述不同于图1的要点。在图4中与图1不同的要点为去掉第一放大电路12，并且，在差分放大电路11中， 将在PMOS晶体管M5和M6之间的连接点连接到PMOS晶体管M6的漏极，将输出晶体管Ml 的栅极与NMOS晶体管M2的漏极连接，将PMOS晶体管M9的栅极与NMOS晶体管M3的漏极 连接，并且进一步地，将输出电压返回电路6并联连接到NMOS晶体管M4。基于其上，将图1 的差分放大电路11改变成差分放大电路11b，将误差放大电路4改变成误差放大电路4b， 并且将在图1中的恒压电路1改变成恒压电路lb。在图4中，恒压电路Ib从输入到输入端子IN的输入电压Vcc产生预定的恒定电 压，并将作为输出电压Vout的、预定的恒定电压从输出端子OUT输出到负载10。需注意的 是，可以将恒压电路Ib集成到单个的IC (集成电路)中。恒压电路Ib包括基准电压产生电路2、偏置电压产生电路3、电阻器Rl、R2、输出 晶体管Ml、在诸如分压的电压Vfbl为基准电压Vrl这样的方式中执行输出晶体管Ml的工 作的控制的误差放大电路4b、电压改变检测电路5和输出电压返回电路6。进一步地，误差放大电路4b包括放大在基准电压Vrl和分压的电压Vfbl之间的 电压差，并输出放大的信号的差分放大电路lib。电压改变检测电路5包括第二放大电路 15，其放大差分放大电路lib的输出信号并输出放大的信号，将其源极接地；和第三放大电 路16，其放大第二放大电路15的输出信号并将放大的信号输出到输出电压返回电路6，将 其源极接地。需注意的是误差放大电路4b作为上述的第一误差放大电路。差分放大电路1 Ib包括匪OS晶体管M2至M4和PMOS晶体管M5与M6。匪OS晶体 管M2和M3作为差分对，并且作为差分对的负载的PMOS晶体管M5和M6配置电流镜像电路。 在PMOS晶体管M5和NMOS晶体管M2之间的连接点作为差分放大电路lib的一个输出端，并作为上述的第一输出端，并且将所述连接点连接到输出晶体管Ml的栅极。在PMOS晶体 管M6和NMOS晶体管M3之间的连接点作为差分放大电路lib的另一个输出端，并作为上述 的第二输出端，并且将所述连接点连接到PMOS晶体管M9的栅极。在输出电压返回电路6中，将匪OS晶体管Ml3和M14的串联电路并联连接到匪OS 晶体管M4，将偏置电压Vbil输入到NMOS晶体管M14的栅极，并且NMOS晶体管M14作为恒 流源。需注意的是NMOS晶体管M2作为上述的第一输入晶体管，NMOS晶体管M3作为上 述的第二输入晶体管，PMOS晶体管M5作为上述的第一负载电路，PMOS晶体管M6作为上述 的第二负载电路，并且NMOS晶体管M4作为上述的偏置电流源。在配置中，作为第三放大电路16的输入晶体管的PMOS晶体管Mll具有远小于输 出晶体管Ml的尺寸的尺寸，并且还具有远小于输出晶体管Ml的栅极输入电容的栅极输入 电容。由于第二放大电路15的输出负载为第三放大电路16，因此输入电容因而为非常小 的，并且因而，在于PMOS晶体管M9的漏极和NMOS晶体管MlO的漏极之间的连接点处的电 压可以根据在差分放大电路lib的输出信号中的改变来高速地改变，而所述连接点作为第 二放大电路15的输出端。也就是，第二放大电路15的输出信号的压摆率为远大于从差分 放大电路lib输出到输出晶体管Ml的栅极的信号的压摆率。结果，当输出电压Vout归因于在输出电流io中急剧的改变而降低时，第二放大电 路15输出信号改变，并且作为控制信号的第三放大电路16的输出信号导通NMOS晶体管 M13，并且，NMOS晶体管M13因而进入导电状态，而所述控制信号执行输出电压返回电路6的 工作的控制。由此，将作为恒流源的NMOS晶体管M14连接到输出晶体管Ml的栅极，因而将 输出晶体管Ml的栅极电容高速地放电，并且由此，输出电流io增加，而输出电压Vout返回 到预定的电压。在那里，例如，提供诸如使PMOS晶体管M9的电流驱动能力大于PMOS晶体管M5的 电流驱动能力这样的配置，并且因而，做诸如使第二放大电路15的电压增益大于由NMOS晶 体管M2、M4和PMOS晶体管M5确定的电压增益这样的设置。当输入相同的电压时，第二放 大电路15的输出电压电平变得比来自在NMOS晶体管M2和PMOS晶体管M5之间的连接点 的输出电压电平更大。由此，在低负载电流的稳态中，第二放大电流15的输出电压电平为 电源电压Vcc，第三放大电路16输出地电压，并且因而，截止输出电压返回电路6的NMOS晶 体管Ml3。当负载电流io急剧地降低，并且因而输出电压Vout降低时，第二放大电路15的 输出电压电平降低到地电压，第三放大电路16输出电源电压Vcc，并且因而，导通输出电压 返回电路6的NMOS晶体管M13。通过所述配置，当甚至输出电压微小地降低时，输出电压 返回电路6运行以增加流过NMOS晶体管M2的电流，并增加输出晶体管Ml的输出电流。结 果，可能的是从输出电压Vout的减少瞬时地返回。进一步地，当输出电压的、急剧的减少未 出现，或着输出电流为非常小的时候，输出电压返回电路6不工作，不影响在误差放大电路 4b和输出晶体管Ml中执行的工作的控制，并且因而，可能的是提供可以用减少的电流消耗 来取得高速的响应的恒压电路。一方面，虽然在图4中将输出电压返回电路6并联连接到NMOS晶体管4，但是如图 5中所示，可以改为将输出电压返回电路6连接在输出晶体管Ml的栅极和地电压之间。在图5中的输出电压返回电路6的工作与在图4中的输出电压返回电路6的工作相同，并且 将省略重复的描述。因而，在误差放大电路4b只包括差分放大电路lib的情况下，将输出电压返回电 路6并联连接到作为差分放大电路1 Ib的恒流源的NMOS晶体管M4，或者将输出电压返回电 路6连接在输出晶体管Ml的栅极和地电压之间。由此，可以得到与上面描述的第一实施例 的效应相同的效应。需注意的是可以提供诸如由作为恒流源的NMOS晶体管M14供应的电流小于由作 为恒流源的NMOS晶体管M4供应的电流这样的配置。第四实施例可以使用具有更高的响应速度的误差放大电路，以代替在于上面描述的第一至第 三实施例中的输出电压返回电路6中的NMOS晶体管M14。本发明的第四实施例具有所述配置。图6展示在本发明的第四实施例中的恒压电路的配置的实例。在图6中，与图5中 的器件相同的器件具有给定的、相同的参考数字，将省略重复的描述，并将只描述与图5中 的要点不同的要点。与图5不同的、在图6中的要点为，在图5的输出电压返回电路6中，改变由NMOS 晶体管M13构成的开关电路6的配置，并且还有，使用具有比图5的误差放大电路4b的响 应速度更高的响应速度的误差放大电路，以代替作为恒流源的NMOS晶体管M14。基于其上， 将图5的输出电压返回电路6改变成输出电压返回电路6c，并且将图5的恒压电路Ib改变 成恒压电路Ic。在图6中，恒压电路Ic从输入到输入端子IN的输入电压Vcc产生预定的恒定电 压，并且将作为输出电压Vout的、预定的恒定电压从输出端子OUT输出到负载10。恒压电 路Ic包括基准电压产生电路2、偏置电压产生电路3、电阻器R1、R2、输出晶体管Ml、误差放 大电路4b、电压改变检测电路5和将输出晶体管Ml的栅极电容放电并将输出电压Vout返 回到预定的电压的输出电压返回电路6c。需注意的是，输出电压返回电路6c作为上述的放 电电路部分，并且可以将恒压电路Ic集成到单个的IC (集成电路)中。输出电压返回电路6c包括产生预定的基准电压Vr2并输出所述基准电压Vr2的 基准电压产生电路21、产生预定的偏置电压Vbi2并输出所述偏置电压Vbi2的偏置电压产 生电路22、通过输出作为分压输出电压Vout的结果的分压的电压Vfb2来检测输出电压的 电阻器R3、R4、作为开关器件的NMOS晶体管M17和以分压的电压Vfb2可以为基准电压Vr2 的方式控制输出晶体管Ml的工作的误差放大电路23。进一步地，输出电压返回电路6c包 括开关电路35、“或”电路ORl、PMOS晶体管M18和电阻器R5。误差放大电路23具有比误 差放大电路4b的响应速度更高的、对在输出电压Vout中的改变的响应速度，并包括放大在 基准电压Vr2和分压的电压Vfrb2之间的电压差并输出放大的信号的差分放大电路31，和 放大差分放大电路31的输出信号并输出放大的信号的放大电路32，将其源极接地。误差放大电路23作为上述的第二误差放大电路；PMOS晶体管M8和电阻器R5作 为上述的输出电流检测电路；以及“或”电路ORl作为上述的开关控制电路。电阻器R3、R4 和NMOS晶体管M17作为上述的第二输出电压检测电路；基准电压产生电路21作为上述的 第二基准电压产生电路；分压的电压Vfb2作为上述的第二比例电压，并且基准电压Vr2作为上述的第二基准电压。在输入电压Vcc和地电压之间，将PMOS晶体管M18和电阻器R5串联连接，并且将 PMOS晶体管M18的栅极连接到输出晶体管Ml的栅极。将第三放大电路16的输出信号Sol 输入到“或”电路ORl的一个输入端，并且将“或”电路ORl的另一个输入端连接到在PMOS 晶体管M18和电阻器R5之间的连接点，将信号So2输入到所述“或”电路ORl的另一个输 入端。将“或”电路ORl的输出信号的开关信号So3输出到基准电压产生电路21、偏置电压 产生电路22、差分放大电路31、放大电路32、开关电路35和NMOS晶体管Ml7的栅极中的每 一个。进一步地，在输出端子OUT和地电压之间，将电阻器R3、R4和NMOS晶体管M17串联 连接，并且从在电阻器R 3和R4之间的连接点输出分压的电压Vfb2。将开关电路35连接 在输出晶体管的栅极和放大电路32的输出端之间，并且开关电路35根据开关信号So3来 执行开关工作。差分放大电路31包括匪OS晶体管M20至M23和PMOS晶体管M24与M25，并且， NMOS晶体管M20和M21作为差分对，并且作为差分对的负载的PMOS晶体管M24和M25配 置电流镜像电路。放大电路32包括串联连接在输入电压Vcc和地电压之间的PMOS晶体管 M26和NMOS晶体管M27与M28。在差分放大电路31中，连接作为差分对的NMOS晶体管M20和M21的、各自的源 极，并且在连接点和地电压之间，串联连接NMOS晶体管M22和M23。将开关信号So3输入到 NMOS晶体管M22的栅极，将偏置电压Vbi 2输入到NMOS晶体管M23的栅极，并且NMOS晶体 管M23作为恒流源。连接PMOS晶体管M24和M25的、各自的栅极，并且将连接点连接到PMOS晶体管M24 的漏极。将PMOS晶体管M24的漏极连接到NMOS晶体管M20的漏极，将PMOS晶体管M25的 漏极连接到NMOS晶体管M21的漏极，并且将输入电压Vcc输入到PMOS晶体管M24和M25 的、各自的源极中的每一个。NMOS晶体管20的栅极作为差分放大电路31的反相输入端，并 且将基准电压Vr 2输入到那里。NMOS晶体管M21的栅极作为差分放大电路31的同相输入 端，并且将分压的电压Vfb2输入到那里。进一步地，在PMOS晶体管M25和NMOS晶体管M21 之间的连接点作为差分放大电路31的输出端，并且，将所述连接点连接到作为放大电路32 的输入端的PMOS晶体管M26的栅极。其次，在放大电路32中，在输入电压Vcc和地电压之间，将PMOS晶体管M26和NMOS 晶体管M27与M28串联连接。将偏置电压Vbi2输入到NMOS晶体管M28的栅极，并且NMOS 晶体管M28作为恒流源。将开关信号So3输入到NMOS晶体管27的栅极，并且将在PMOS晶 体管M26和NMOS晶体管M27之间的连接点经由开关电路35连接到输出晶体管Ml的栅极。在配置中，第二放大电路15和第三放大电路16与在第三实施例中的第二放大电 路15和第三放大电路16相同地工作。当输出电压Vout急剧地降低时，将第三放大电路16 的输出信号Sol的信号电平反相，并且因而，在图6的情况下，输出信号Sol从低电平上升 到高电平。进一步地，与流过输出晶体管Ml成比例的电流从PMOS晶体管M18流动，由电阻 器R5将所述电流转换成电压，并且，将所述电压作为信号So2输入到“或”电路0R1。从那 里，作为输出电流io增加到与预定值相等或大于预定值，并且/或者，作为输出电流io急 剧地增加而输出电压Vout降低的结果，开关信号So3使其信号电平反相。将开关信号So3输入到开关电路35，并且，当输出电流io增加，并且/或者输出电流io急剧地增加而输出电压Vout降低时，通过开关电路35的部件将放大电路32的输出 端连接到输出晶体管Ml的栅极，以便误差放大电路23可以控制输出晶体管Ml。设计误差 放大电路23来具有大于误差放大电路4b的电流消耗的电流消耗，并且误差放大电路23可 以高速地控制输出晶体管Ml。由此，当输出电压Vout的、急剧的减少出现时，误差放大电路 23可以将输出晶体管Ml的栅极电极的电容高速地放电，并且因而，可能的是瞬时地将输出 电压Vout返回到预定的电压。当低负载电流时，开关信号So3通过信号Sol和So2而具有低电平，基准电压产生 电路21和偏置电压产生电路22停止其工作，还将NMOS晶体管M17、M22和M27分别截止， 误差放大电路23停止其工作，并且因而，输出电压返回电路6c进入低的电流消耗状态。在 此时，只在其工作中通过误差放大电路4b来控制输出晶体管Ml。其次，当负载电流增加时， 开关信号So3通过信号So2而具有高电平，基准电压产生电路21和偏置电压产生电路22 工作，还将NMOS晶体管M17、M22和M27分别导通，以进入其导电状态，误差放大电路23工 作，并且因而，输出电压返回电路6c工作。因而，当低负载电流时恒压电路Ic以减少的电 流消耗来工作，然而，当高负载电流时，高速的响应为可用的。进一步地，当作为在输出电流io中急剧的增加的结果，输出电压Vout降低时，信 号Sol导致开关信号So3具有高电平，输出电压返回电路6c控制输出晶体管Ml的工作，控 制输出电压Vout的减少，并且因而，可以将输出电压Vout高速地返回到预定的电压。需注意的是，在图6中，可以提供如下所述配置，当输出电压返回电路6c通过开关 信号So3来控制输出晶体管Ml的工作时，不仅基准电压产生电路2、偏置电压产生电路3和 误差放大电路4b分别停止其工作，而且切断在电阻器Rl与R2的串联电路和地电压之间的 连接。进一步地，在输出电压返回电路6c中，可以提供如下所述配置，使用基准电压产 生电路2，以代替基准电压产生电路21 ；使用偏置电压产生电路3，以代替偏置电压产生电 路22;使用分压的电压Vfbl，以代替分压的电压Vfb2 ；并且因而，可以减少电路器件的、所 需的数目。进一步地，当由此可以将输出晶体管Ml的栅极电容高速地放电时，不应该将在第 一至第三实施例中的每一个中的NMOS晶体管M14特别地配置来作为恒流源。进一步地，在第一至第四实施例中的每一个中，可以提供如下所述配置，由NMOS 晶体管来替换PMOS晶体管，并且因而，由PMOS晶体管来替换NMOS晶体管。进一步地，在第一至第四实施例中的每一个中，可以使用双极晶体管，以代替PMOS 晶体管Ml。进一步地，本发明不限于上述的实施例，并且可以不背离如下根据权利提出要求 的本发明的基本概念来做变化和修改。本发明基于申请号为2006-130566的、于2006年5月9日提交的日本优先权申请， 其全部内容以引用的方式并入本文中。
权利要求
1.一种恒压电路，其将从输入端子输入的输入电压转换成预定的恒定电压，并将所述 恒定电压从输出端子输出，其包含输出晶体管，其具有根据来自所述输入端子的输入控制信号来将电流输出到所述输出 端子；控制电路部分，其具有以与从所述输出端子输出的所述输出电压成比例的第一比例电 压可以为预定的第一基准电压的方式，执行所述输出晶体管的工作的控制的第一误差放大 电路；电压改变检测电路部分，其检测从所述输出端子输出的所述输出电压的改变，并且放 大包括在所述第一误差放大电路中的差分放大电路的输出信号，将所述放大的信号转换成 二进制信号并输出所述二进制信号；和放电电路部分，其根据来自所述电压改变检测电路部分的输出电压，来放大用于将寄 生在所述输出晶体管的控制电极上的电容放电的放电电流，其中所述电压改变检测电路部分放大所述差分放大电路的输出信号，以便其压摆率可以大 于从所述第一误差放大电路输出到所述输出晶体管的所述控制信号的压摆率，响应于比从 所述第一误差放大电路输出到输出晶体管的所述控制信号更快的、从所述输出端子输出的 所述输出电压的改变，以导致所述放电电路部分来执行放电工作，其中 所述放电电路部分包含第二误差放大电路，其以与从所述输出端子输出的所述输出电压成比例的第二比例电 压可以为预定的第二基准电压的方式，执行所述输出晶体管的工作的控制，所述第二误差 放大电路具有比所述第一误差放大电路的响应速度更高的响应速度；和开关电路，其根据所述电压改变检测电路部分的输出信号，来执行在所述第二误差放 大电路的输出端和所述输出晶体管的控制电极之间的连接的控制，其中所述电压改变检测电路部分响应于比从所述第一误差放大电路输出到所述输出晶体 管的所述控制信号的改变更快的、从所述输出端子输出的所述输出电压的改变，以控制所 述开关电路，以致将所述第二误差放大电路的输出端连接到所述输出晶体管的控制电极。
2.如权利要求1中所要求的恒压电路，其中所述第一误差放大电路具有小于所述第二误差放大电路的电流消耗的电流消耗。
3.如权利要求1中所要求的恒压电路，其中 所述放电电路部分包含输出电流检测电路，其检测从所述输出晶体管输出的电流的值，并当由此检测的电流 值变得不小于预定值时，输出预定的信号；和开关控制电路，其根据所述电压改变检测电路部分和所述输出电流检测电路的、各自 的输出信号，来执行所述开关电路的工作的控制，其中当来自所述电压改变检测电路部分的信号表明将所述第二误差放大电路的输出端连 接到所述输出晶体管的控制电极，和/或来自所述输出电流检测电路的信号表明所述检测 的电路变得不小于所述预定值时，所述开关控制电路导致所述开关电路来将所述第二误差 放大电路的输出端连接到所述输出晶体管的控制电极。
4.如权利要求3中所要求的恒压电路，其中 所述放电电路部分包含第二输出电压检测电路，其产生并输出所述第二比例电压；和 第二基准电压产生电路，其产生并输出所述第二基准电压，其中 当将切断在所述第二误差放大电路的输出端和所述输出晶体管的控制电极之间的连 接的信号从所述开关控制电路输出到所述开关电路时，所述第二误差放大电路、所述第二 输出电压检测电路和所述第二基准电压产生电路分别停止其工作，以便减少电流消耗。
5.在权利要求1中所要求的恒压电路，其中 所述第二比例电压等于所述第一比例电压。
6.在权利要求1中所要求的恒压电路，其中 所述第二基准电压等于所述第一基准电压。
7.如权利要求1至6中的任何一个中所要求的恒压电路，其中将所述输出晶体管、所述控制电路部分、所述电压改变检测电路部分和所述放电电路 部分集成在单个的集成电路中。
全文摘要
恒压电路。电压改变检测电路部分放大差分放大电路的输出信号，以便其压摆率可以大于从第一误差放大电路输出到输出晶体管的控制信号的压摆率，所述电压改变检测电路部分响应于比从第一误差放大电路输出到第一晶体管的控制信号更快的、从输出端子输出的输出电压的改变，并导致放电电路部分执行放电工作。
文档编号G05F1/56GK102004515SQ201010598289
公开日2011年4月6日 申请日期2007年5月2日 优先权日2006年5月9日
发明者野田一平 申请人:株式会社理光