专利名称：扩展eplc输出点数模块的制作方法
技术领域：
本实用新型涉及一种可编程控制器，尤其是可编程控制器中的输出扩展模块，具体地说是扩展EPLC输出点数模块。
背景技术：
目前，可编程控制器PLC由于结构简单、编程方便、性能优异和应用方便等特点，尤其近年来通用可编程逻辑控制器和微型智能可编程器的开发应用，使得PLC成为当今用途最为广泛的工业控制器。但是随着应用复杂度的提高，PLC的应用瓶颈也显示出来，嵌入式智能可编程逻辑控制器，主模块输出点数范围一般从16点到60点，但是一部分输出口复用于控制和通讯接口之后，留作输出的只有30根左右。对于大于30点的模块必须考虑输出的扩展。目前，通常采用多级PLC控制的方式，将使整个控制系统的复杂程度大大提高，而且系统的运行不稳定。
发明内容本实用新型的目的是针对嵌入式可编程控制器可用输出接口较少、采用多级PLC又存在复杂程度高、系统不稳定的问题，提出扩展EPLC输出点数模块。本实用新型的技术方案是扩展EPLC输出点数模块，它为一 SPI输出扩展电路，所述的SPI输出扩展电路的信号输入端口与PLC控制器中SPI模块的主出从入口相连，SPI输出扩展电路的时钟信号端与PLC控制器中SPI模块的时钟信号端相连。本实用新型的SPI输出扩展电路包括多个依次串接的移位寄存器，首个移位寄存器的串行信号输入端与PLC控制器中SPI模块的主出从入口相连，首个移位寄存器的串行信号输出端与下一移位寄存器的串行信号输入端相连；各移位寄存器的信号输出端作为输出模块的输出口。本实用新型的SPI输出扩展电路的移位寄存器为两个。本实用新型的SPI输出扩展电路的移位寄存器均是串行输入、并行输出移位寄存器。本实用新型的有益效果本实用新型的同步串行输出接口，为一串行数据流在同步时钟的作用下移入的设备。利用SPI总线时钟速度、数据位长度、时钟模式可以编程灵活控制的特点，具有不需要进行寻址操作优势。本实用新型是将SPI总线与移位寄存器相结合，扩展嵌入式智能可编程逻辑控制器主模块输出的设计方案。该电路设计简单，成本较低，而且输出扩展是个相对独立的模块，应用起来方便、可靠，将使得这种扩展设计广泛的应用到嵌入式智能可编程逻辑控制器上，有效解决了输出接口不足的问题。本实用新型提出了一种通过SPI总线与移位寄存器相结合16路输出的设计方法。SPI总线模块三线工作在Master方式下，向HC595提供同步时钟输入。主模块中，TMS470R1A288的SPIl用于主模块与扩展模块输出之间的通讯，SPI2用来扩展主模块的输出点数。SPI的信号线SPI2主出从入(SMO)用于扩展输出点数，连接HC595的串行输入端。
图I是基于TMS470R1A288微处理器的嵌入式PLC系统框图。图2是本实用新型的SPI输出扩展电路的电路图。图3是本实用新型的移位寄存器HC595的功能模块示意图。图4是本实用新型的SPI输出控制流程图。
具体实施方式
以下结合附图和实施例对本实用新型作进一步的说明。如图I所示，扩展EPLC输出点数模块，它为一 SPI输出扩展电路，所述的SPI输出扩展电路的信号输入端口与PLC控制器中SPI模块的主出从入口相连，SPI输出扩展电路的时钟信号端与PLC控制器中SPI模块的时钟信号端相连。本实用新型的SPI输出扩展电路包括多个依次串接的移位寄存器(型号可为HC595)，首个移位寄存器的串行信号输入端与PLC控制器中SPI模块的主出从入口相连，首个移位寄存器的串行信号输出端与下一移位寄存器的串行信号输入端相连；各移位寄存器的信号输出端作为输出模块的输出口。本实用新型的SPI输出扩展电路的移位寄存器为两个。本实用新型的SPI输出扩展电路的移位寄存器均是串行输入、并行输出移位寄存器输出扩展电路如图2所示，两片HC595是级联的关系，TMS470R1A288的SPI总线数据输出信号端SPI2SM0连接到Ul的串行数据输入端DS，U1的串行数据输入端Q7’连接到U2的串行数据输入端DS。SPI的时钟信号SPI2CLK经过反相器U3后同时接到两片HC595的时钟输入端SH_CP。信号UDTY控制HC595数据的装入，同时连接到Ul和U2的数据装入端。TMS470R1A288的另外一个控制信号0UT_EN，同时连接到两片HC595的OE端，控制并行数据的输出。图3是HC595内部功能模块示意图，结合图2和图3，数据从SPI2SIM0输出到并行数据输出端可以分为三个阶段首先，HC595的串行输入数据SPI2SM0在移位时钟SPI2CLK的作用下移入移位寄存器，寄存器清除端MR为低电平时只能清除移位寄存器中的内容，并不能控制输出端的状态，设计中将该管脚通过R3电阻拉到高电平。其次，当8位数据完整的移入移位寄存器后，在UDTY信号的作用下，移位寄存器中的数据存储到8位存储寄存器中，串行数据输出端Q7’输出的是最高位Q7的状态；最后，当OE信号有效时，数据输出到8位并行数据输出端。本实用新型未涉及部分均与现有技术相同或可采用现有技术加以实现。
权利要求1.一种扩展EPLC输出点数模块，其特征是它为一 SPI输出扩展电路，所述的SPI输出扩展电路的信号输入端口与PLC控制器中SPI模块的主出从入口相连，SPI输出扩展电路的时钟信号端与PLC控制器中SPI模块的时钟信号端相连。
2.根据权利要求I所述的扩展EPLC输出点数模块，其特征是所述的SPI输出扩展电路包括多个依次串接的移位寄存器，首个移位寄存器的串行信号输入端与PLC控制器中SPI模块的主出从入口相连，首个移位寄存器的串行信号输出端与下一移位寄存器的串行信号输入端相连；各移位寄存器的信号输出端作为输出模块的输出口。
3.根据权利要求2所述的扩展EPLC输出点数模块，其特征是所述的SPI输出扩展电路的移位寄存器为两个。
4.根据权利要求2所述的扩展EPLC输出点数模块，其特征是所述的SPI输出扩展电路的移位寄存器均是串行输入、并行输出移位寄存器。
专利摘要本实用新型公开了扩展EPLC输出点数模块，它为一SPI输出扩展电路，所述的SPI输出扩展电路的信号输入端口与PLC控制器中SPI模块的主出从入口相连，SPI输出扩展电路的时钟信号端与PLC控制器中SPI模块的时钟信号端相连。本实用新型是将SPI总线与移位寄存器相结合，扩展嵌入式智能可编程逻辑控制器主模块输出的设计方案。该电路设计简单，成本较低，而且输出扩展是个相对独立的模块，应用起来方便、可靠，将使得这种扩展设计广泛的应用到嵌入式智能可编程逻辑控制器上，有效解决了输出接口不足的问题。
文档编号G05B19/05GK202372825SQ20112048660
公开日2012年8月8日 申请日期2011年11月30日 优先权日2011年11月30日
发明者俞阿龙, 曹凤莲, 李正, 李磊 申请人:淮阴师范学院