主-从低噪声电荷泵电路及方法
【专利摘要】本发明涉及电荷泵电路(1)，所述电荷泵电路(1)：包含主电荷泵(2)，其包含操作以产生经升压的未调节电压(Vunreg)的电压倍增器(5)及电荷泵(30)；且还包含从电荷泵(3)，其包含操作以产生经升压控制电压(vctl)的电压倍增器(36)及电荷泵(50)，所述经升压控制电压(vctl)接着被滤波。响应于所述经滤波的经升压控制电压(vctl)而调节所述经升压的未调节电压(Vunreg)以产生经升压的经调节低噪声电压(Vreg)。通过反馈电路(61、62、65)响应于所述经升压的经调节低噪声电压(Vreg)而相对于参考电压(Vref_SH)来控制所述经升压控制电压(vctl)。
【专利说明】主-从低噪声电荷泵电路及方法
【技术领域】
[0001 ] 本发明大体来说涉及电荷泵电路，且更特定来说涉及低噪声、高倍增因数电荷泵电路。
【背景技术】
[0002]在许多功率敏感及成本敏感应用(包含大型外部组件(例如各种电压升压电路中的电感器)为成本过高的大小受约束系统)中需要集成电路中的“高倍增因数”偏置电压产生。用于通信系统的偏置电压产生电路必须经设计以满足对乱真RF噪声电平的产生及乱真RF噪声电平到系统的RF组件中的耦合的严格限制。而且，需要在标准RF(射频)通信频带内具有极低乱真噪声含量的高电压倍增或倍增器电路来产生用于各种应用的偏置电压及驱动电压，举例来说，以驱动RF-MEMS变容二极管阵列产品中的MEMS(微机电系统)致动器。以下通常为关键的:此高电压倍增电路满足对乱真及/或负载敏感噪声产生及标准RF通信频带内的噪声能量的电平的产生的极严格限制。
[0003]已知的高电压倍增电荷泵电路通常依赖于单个高电压泵，其中对提供到负载的输出电压的调节是从由所述单个高电压电荷泵产生的电压导出的。如果对电压调节的控制是从驱动可变负载的同一电荷泵导出的，那么可存在比适合于许多RF应用的大得多的负载相依噪声含量及乱真噪声含量。(如进一步滤波且用于输出调节的输出纹波电压为由电荷泵产生的乱真噪声的产生中的主要影响。而且，低功率消耗是用于所谓的“移动产品市场”中的应用的集成电路的设计中的重要考虑因素。)
[0004]因此，存在未满足的对低噪声、高电压倍增电荷泵电路及方法的需要。
[0005]还存在未满足的对提供对供应到负载的输出电压的精确调节且产生极低乱真RF噪声电平及噪声能量的低噪声、高电压倍增电荷泵电路及方法的需要。
[0006]还存在未满足的对提供对供应到负载的输出电压的精确调节且产生极低负载相依噪声电平的低噪声、高电压倍增电荷泵电路及方法的需要。
[0007]还存在未满足的对提供对供应到负载的输出电压的精确调节且产生极低乱真RF噪声电平及能量的低噪声、高电压倍增电荷泵电路及方法的需要，其不依赖于来自所述电荷泵电路的输出电路的反馈来提供对所述输出电压的精确调节。
[0008]还存在未满足的对提供对供应到负载的输出电压的精确调节、产生极低乱真RF噪声电平及噪声能量且消耗相对很少的功率的低噪声、高电压倍增电荷泵电路及方法的需要。
【发明内容】
[0009]本发明的目标是提供一种低噪声、高电压倍增电荷泵电路及方法。
[0010]本发明的另一目标是提供一种提供对供应到负载的输出电压的精确调节且产生极低乱真RF噪声电平及噪声能量的低噪声、高电压倍增电荷泵电路及方法。
[0011]本发明的另一目标是提供一种提供对供应到负载的输出电压的精确调节且产生极低负载相依噪声电平的低噪声、高电压倍增电荷泵电路及方法。
[0012]本发明的另一目标是提供一种提供对供应到负载的输出电压的精确调节且产生极低乱真RF噪声电平及能量的低噪声、高电压倍增电荷泵电路及方法，其不依赖于来自所述电荷泵电路的输出电路的反馈来提供对所述输出电压的精确调节。
[0013]本发明的另一目标是提供一种提供对供应到负载的输出电压的精确调节、产生极低乱真RF噪声电平及噪声能量且消耗相对很少的功率的低噪声、高电压倍增电荷泵电路及方法。
[0014]简单地描述且根据一个实施例，本发明提供电荷泵电路1，电荷泵电路1:包含主电荷泵2，其包含操作以产生经升压的未调节电压Vunreg的电压倍增器5及电荷泵30 ;且还包含从电荷泵3，其包含操作以产生经升压控制电压Vctl的电压倍增器36及电荷泵50，所述经升压控制电压Vctl接着被滤波。响应于所述经滤波的经升压控制电压Vctl而调节所述经升压的未调节电压Vunreg以产生经升压的经调节低噪声电压Vreg。通过反馈电路61、62、65响应于所述经升压的经调节低噪声电压Vreg而相对于参考电压Vref_SH来控制所述经升压控制电压Vctl的值。
[0015]在一个实施例中，本发明提供电荷泵电路1，其包含主电荷泵电路2，其包含:用于产生第一未调节电压Mt3x的主电压倍增器电路5及用于调节所述第一未调节电压Mt3x以产生第一经调节电压紙31_1*叩的相关联第一调节电路10、12、14;及主泵激电路30，其用于对所述第一经调节电压Mt3x_reg进行升压以产生经升压的未调节电压Vunreg。所述主电荷泵电路2还包含从电荷泵电路3，其包含:用于产生第二未调节电压St3x的从电压倍增器电路36及用于调节所述第二未调节电压St3x以产生第二经调节电压St3X_reg的相关联第二调节电路40、38、46;及从泵激电路50，其用于对所述第二经调节电压5丨31_1*叩进行升压以产生经升压控制电压VctI。第三调节电路58、56经耦合以响应于所述经升压控制电压Vctl而调节所述经升压的未调节电压Vunreg以产生经升压的经调节低噪声电压Vreg。反馈电路61、62、65耦合于所述经升压的经调节低噪声电压Vreg与所述第二调节电路40、38,46之间以根据预定参考电压Vref_SH控制对所述经升压控制电压Vctl的调节。
[0016]在一个实施例中，所述主电压倍增器电路5包含电压三倍器且所述主泵激电路30包含多级迪克森电荷泵，且所述从电压倍增器电路36包含电压三倍器且所述从泵激电路50包含多级迪克森电荷泵。
[0017]在一个实施例中，所述第三调节电路58、56包含N沟道源极跟随器晶体管58及耦合到所述源极跟随器晶体管58的栅极的第一低通滤波器56，所述源极跟随器晶体管58的漏极经耦合以接收第一经升压的未调节电压Vunreg，且所述源极跟随器晶体管58的源极经耦合以提供所述经升压的经调节低噪声电压Vreg。在一个实施例中，所述电荷泵电路包含经耦合以接收所述经升压的经调节低噪声电压Vreg并对其进行滤波以产生经升压的经调节低噪声偏置电压Vbias的第二低通滤波器72。
[0018]在一个实施例中，所述经升压的经调节低噪声偏置电压Vbias耦合到可变负载75。在一个实施例中，电容器Cdec接收所述经升压的未调节电压Vunreg并对来自所述经升压的未调节电压Vunreg的纹波电压分量及瞬态电压分量进行滤波。
[0019]在一个实施例中，所述第一调节电路10、12、14包含第一源极跟随器晶体管14、第一放大器10及第一跨导放大器12。所述第一源极跟随器晶体管14的漏极耦合到所述第一未调节电压Mt3x。所述第一源极跟随器晶体管14的源极产生所述第一经调节电压Mt3x_reg且还耦合到所述第一放大器10的输入。所述第一放大器10的输出耦合到所述第一跨导放大器12的输入，且所述第一跨导放大器12的输出耦合到所述第一源极跟随器晶体管14的栅极。所述第一跨导放大器12经耦合以对所述第一未调节电压Mt3x进行滤波。在一个实施例中，所述第二调节电路40、38、46包含第二源极跟随器晶体管46、第二放大器40及第二跨导放大器38。所述第二源极跟随器晶体管46的漏极耦合到所述第二未调节电压St3x。所述第二源极跟随器晶体管46的源极产生所述第二经调节电压St3X_reg。所述第二跨导放大器38的输出耦合到所述第二源极跟随器晶体管46的栅极。所述第二放大器40的输出耦合到所述第二跨导放大器38的输入。所述第二放大器40的第一输入经耦合以接收所述预定参考电压Vref_SH且所述第二放大器40的第二输入耦合到所述反馈电路61、62,65的输出Vfback。所述第二跨导放大器38经配置以对所述第二未调节电压St3x进行滤波。在一个实施例中，所述第二放大器40被配置为积分放大器。在一个实施例中，所述主电荷泵电路2包含用于产生时钟信号作为到所述主泵激电路30的所述多级迪克森电荷泵的输入以致使所述时钟信号的振幅跟踪所述第一经调节电压Mt3X_reg的量值的时钟电平移位电路33。所述从电荷泵电路3还包含用于产生时钟信号作为到所述从泵激电路50的所述多级迪克森电荷泵的输入以致使所述时钟信号的振幅跟踪所述第二经调节电压St3x_reg的量值的时钟电平移位电路49。
[0020]在一个实施例中，所述反馈电路61、62、65包含耦合于所述经升压的经调节低噪声电压Vreg与反馈放大器65的输入之间以致使参考所述预定参考电压Vref_SH来按比例放大所述经升压控制电压Vctl的分压器电路61、62。所述反馈放大器65可被配置为单位增益缓冲器。
[0021]在一个实施例中，本发明提供一种用于产生经升压的低噪声参考电压Vreg、Vbias的方法，其包含:借助于主电压倍增器电路5产生第一未调节电压Mt3x并调节所述第一未调节电压Mt3x以产生第一经调节电压Mt3x_reg ;借助于主泵激电路30对所述第一经调节电压Mt3X_reg进行升压以产生经升压的未调节电压Vunreg ;借助于从电压倍增器电路36产生第二未调节电压St3x并调节所述第二未调节电压St3x以产生第二经调节电压St3x_reg ;借助于从泵激电路50对所述第二经调节电压St3X_reg进行升压以产生经升压控制电压Vctl ;响应于所述经升压控制电压Vctl而调节所述经升压的未调节电压Vunreg以产生经升压的经调节低噪声电压Vreg ;及借助于耦合于所述经升压的经调节低噪声电压Vreg与第二调节电路40、38、46之间的反馈电路61、62、65而根据预定参考电压Vref_SH控制对所述经升压控制电压Vctl的调节。
[0022]在一个实施例中，所述方法包含借助于低通滤波器56对所述经升压控制电压Vctl进行滤波并将所述经滤波的经升压控制电压Vectl_filt施加到N沟道源极跟随器晶体管58的栅极，其中所述源极跟随器晶体管58的漏极经耦合以接收第一经升压的未调节电压Vunreg，且所述源极跟随器晶体管58的源极经耦合以提供所述经升压的经调节低噪声电压Vreg0
[0023]在一个实施例中，所述方法包含借助于主电压三倍器电路5及主迪克森电荷泵激电路30产生所述经升压的未调节电压Vunreg并借助于从电压三倍器电路36及主迪克森电荷泵激电路30产生所述经升压控制电压Vctl。[0024]在一个实施例中，所述方法包含对所述经升压的经调节低噪声电压Vreg进行滤波以产生经升压的经调节低噪声偏置电压VBIAS。
[0025]在一个实施例中，所述方法包含借助于耦合于所述经升压的经调节低噪声电压vreg与反馈放大器65的输入之间的分压器电路61、62相对于预定参考电压Vref_SH来按比例放大所述经升压控制电压Vctl。
[0026]在一个实施例中，本发明提供一种用于产生经升压的低噪声参考电压Vreg、vBIAS的系统1，其包含:用于借助于主电压倍增器电路产生第一未调节电压Mt3x并调节所述第一未调节电压Mt3x以产生第一经调节电压Mt3X_reg的构件5 ;用于借助于主泵激电路对所述第一经调节电压Mt3X_reg进行升压以产生经升压的未调节电压Vunreg的构件30 ;用于借助于从电压倍增器电路36产生第二未调节电压St3x并调节所述第二未调节电压St3x以产生第二经调节电压St3X_reg的构件36 ;用于借助于从泵激电路50对所述第二经调节电压St3x_reg进行升压以产生经升压控制电压Vctl的构件50 ;响应于所述经升压控制电压Vctl而调节所述经升压的未调节电压Vunreg以产生经升压的经调节低噪声电压Vreg的构件58 ;及借助于耦合于所述经升压的经调节低噪声电压Vreg与第二调节电路40、38、46之间的反馈电路而根据预定参考电压Vref_SH控制对所述经升压控制电压Vctl的调节的构件61、62、65。
【专利附图】
【附图说明】
[0027]图1是本发明的一个实施例的主/从电荷泵的示意图。
[0028]图2是在图1中的块5及36中所使用的电压三倍器电路的示意图。
[0029]图3是在图1中的块30及50中所使用的迪克森电荷泵电路的示意图。
【具体实施方式】
[0030]图1图解说明高电压主/从电荷泵I,其包含驱动外部可变负载的主泵2及驱动固定内部负载以调节主泵3的输出的从泵3。在主泵2的输出导体34上产生的未调节输出电压Vunreg连接到N沟道源极跟随器晶体管58的漏极。源极跟随器晶体管58的源极通过导体60连接到二阶低通滤波器(LPF) 72的输入，二阶低通滤波器(LPF) 72的输出74传导施加到可变负载75的低噪声偏置电压vBIAS。Vunreg可经受比由从级3产生的输出电压Vctl大的负载所致扰动及/或噪声，因为从级3具有基本上固定的负载而非可变负载。源极跟随器晶体管58的栅极通过导体57耦合到二阶LPF56的输出，二阶LPF56的输入连接到从泵3的输出54。源极跟随器晶体管58的源极60还耦合到反馈放大器65，反馈放大器65的输出66提供控制从泵3的参考电压输入的反馈信号Vfback。
[0031]更具体来说，主泵2包含主电压三倍器电路5，其细节展示于图2中。时钟产生器电路4包含常规松弛振荡器8，其在导体7上提供时钟信号OSC作为到普通时钟产生电路26的输入。时钟产生电路26在导体27上产生信号SAMPLE且在导体28上产生信号0SC_DIV16。时钟信号0SC_DIV16具有可为OSC的频率的十六分之一的频率。主三倍器5的时钟输入经连接以接收导体7上的0SC。
[0032]主三倍器5由Vdd供电且参考接地。主三倍器5在导体6上产生三倍的未调节输出信号Mt3x。导体6连接到N沟道源极跟随器晶体管14的漏极且连接到执行“GmCl”滤波功能的跨导放大器12的高侧供应电压端子。跨导放大器12的低侧供应电压端子连接到接地。源极跟随器晶体管14的源极在导体16上产生经调节电压Mt3X_reg，导体16连接到包含电阻器19及17的反馈电阻器分压器网络的第一端子，其中所述网络的第二端子连接到接地。所述电阻器分压器网络的在电阻器19与17之间的中间节点18耦合到具有增益Al的运算放大器10的(-)输入。因此，与主三倍器5上的未调节输出电压Mt3x相关联的反馈电路包含高增益放大器，后续接着在跨导放大器12中体现的GmCl滤波器。GmCl滤波电路用于产生具有与Mt3x相差不超过几百毫伏的电压余量的固定增益。GmCl滤波参考接地且使未调节电压Mt3x中的输出纹波电压分量裳减。
[0033]放大器10的输出连接到跨导放大器12的输入。放大器10的高侧供应端子连接到Vdd且其低侧供应端子连接到接地。放大器10的(+)输入接收导体24上的参考信号Vref_SH0根据主迪克森电荷泵2的负载及可靠性要求来选择固定Mt3X_reg电压的值。包含放大器10、跨导放大器12、源极跟随器晶体管14及耦合于源极跟随器晶体管14的源极与放大器10的(_)输入之间的电阻性分压器19、17的反馈环路对由主三倍器5在导体6上产生的未调节电压Mt3x进行操作以便在导体16上产生经调节电压Mt3x_reg。
[0034]Vref_SH由包含经启用的常规带隙电压电路20及取样/保持电路22的电路产生。带隙电压电路20在导体21上产生带隙电压Vbg，导体21连接到取样/保持电路22的参考电压输入。取样/保持电路22的输出连接到导体24，所述输出被施加到放大器10的(+)输入。可相对于电路20的本征带隙电压来按比例放大或缩小输出电压Vbg。取样输入信号SAMPLE控制取样/保持电路22何时对带隙电压Vbg进行取样以产生Vref_SH。带隙电压电路20由启用信号EN启用。
[0035]主泵2还含有M级(其中M为整数)迪克森电荷泵电路30，其接收导体16上的经调节输出电压Mt3x_reg且还接收由电平移位器33产生的上文所提及时钟信号0SC_DIV16的经电平移位版本。在导体32上0SC_DIV16被移位到的电平由St3x_reg控制。主迪克森电荷泵电路30的细节展示于图3中。0SC_DIV16被电平移位器33移位到的电平由Mt3x_reg控制。主迪克森电荷泵30的输出连接到主泵输出导体34，在主泵输出导体34上产生未调节输出电压Vunreg。
[0036]主泵输出导体34连接到电容器Cdec的一个端子，电容器Cdec的另一端子连接到接地。电容器Cdec为使Vunreg中的输出纹波电压分量衰减且还充当用于在主迪克森电荷泵30中的瞬态事件期间经由导体34从主迪克森电荷泵30接收电荷且还用于将电荷提供到源极跟随器晶体管58的漏极的存储装置的高电压解耦存储电容器。由主迪克森电荷泵30在导体34上产生的未调节电压Vunreg耦合到源极跟随器晶体管58的漏极。源极跟随器晶体管58的源极在导体60上产生主泵2的经调节输出电压Vreg，导体60还连接到二阶LPF72的输入及电阻性分压器61、62的端子。源极跟随器晶体管58在施加到源极跟随器晶体管58的漏极的未调节信号Vunreg与在其源极上产生的经调节信号Vreg之间提供大致40dB到60dB的纹波电压振幅衰减。
[0037]主/从高电压电荷泵I的从泵3包含从三倍器电路36，其细节与图2中所展示的主三倍器电路5基本上相同。从三倍器36的时钟输入经连接以接收导体7上的时钟信号OSC0从泵3由Vdd供电且参考接地。从三倍器36在导体37上产生未调节输出信号St3x，导体37连接到N沟道源极跟随器晶体管46的漏极且连接到跨导放大器38的高侧供应电压端子。跨导放大器38的低侧供应电压端子连接到接地(或Vss)。源极跟随器晶体管46的源极在导体47上产生经调节电压St3x_reg。导体47连接到N级(其中N为整数)从迪克森电荷泵电路50的输入，迪克森电荷泵电路50的细节展示于图3中。
[0038]跨导放大器38的输入通过导体41连接以接收由积分器放大器40及下文所描述的开关式电容器电路68、69、70产生的输出电压Vintg。放大器40的高侧供应端子连接到VDD且其低侧供应端子连接到接地。积分器放大器40的(+)输入接收导体24上的上文所提及参考信号Vref_SH。积分器放大器40的(-)输入通过积分电容器42耦合到导体41且也连接到开关70的一个端子，开关70的另一端子连接到开关68的一个端子及电容器69的一个端子。开关68的另一端子经连接以接收导体66上的反馈信号Vfback。电容器69的另一端子连接到接地。
[0039]从迪克森电荷泵50的时钟输入接收由常规电平移位器33产生的0SC_DIV16的经电平移位版本。在导体51上0SC_DIV16被移位到的电平由Mt3x_reg控制。从迪克森级50的输出连接到从泵输出导体54。由从泵3在导体54上产生的输出电压为经升压控制电压Vctl，经升压控制电压Vctl可由二阶LPF (低通滤波器)56滤波以在导体57上产生经升压的经滤波几乎无纹波的信号Vctl_filt。经滤波电压Vctl_filt驱动N沟道源极跟随器晶体管58的栅极，N沟道源极跟随器晶体管58的漏极经连接以接收由主泵2产生的未调节输出电压Vunreg。源极跟随器晶体管58的源极连接到导体60，在导体60上产生经调节输出电压Vreg。
[0040]反馈放大器65可作为单位增益缓冲器操作。其高侧供应电压端子连接到VDD，且其低侧供应电压端子连接到接地。反馈放大器65的(-)输入通过导体63连接到分压器电阻器62的一个端子，分压器电阻器62的另一端子连接到接地。导体63也连接到另一分压器电阻器61的一个端子，分压器电阻器61的另一端子接收通过源极跟随器晶体管58、从泵3及二阶LPF56的操作而在导体60上产生的经调节电压信号Vreg。放大器65的输出在反馈导体66上产生反馈信号Vfback，反馈导体66连接到放大器65的(+)输入且还连接到包含积分器放大器40及开关式电容器电路68、69、70的上文所提及积分器的输入。
[0041]由主泵2产生的未调节电压Vunreg用于通过源极跟随器晶体管58提供经调节的经高度升压的电压Vbias,以用于驱动相对大的且可变负载75( S卩，用户应用)。从电荷泵3用于产生经高度升压的无纹波控制电压Vctl，其驱动包含二阶LPF56的输入电容、源极跟随器晶体管58的栅极电容及微小量的相关联PN结泄漏电流的极小、恒定负载。由于从三倍器36仅需要能够驱动小的电容性负载及来自耦合到如图2中所展示的从三倍器36的电荷泵激区段的高电压晶体管的低电平反向PN结泄漏，因此可最小化从三倍器36与从迪克森电荷泵50的组合大小，且可显著减轻其在经计时泵事件之间的瞬态输出下降特性。
[0042]提供施加到源极跟随器晶体管58的栅极的经滤波电压Vctl_filt的极低噪声振幅对于实现源极跟随器晶体管58的源极上的经调节电压Vreg的低总纹波电压振幅极为重要，因为Vctl_filt的任何纹波噪声分量直接耦合到Vreg。从电荷泵3的上文所提及的极轻负载实质上促成实现极低Vbias输出纹波电压振幅，此减轻和电荷泵的输出纹波频率分量与RF信号频率之间的所产生混合频率相关联的调制间失真项。二阶LPF56及二阶LPF72提供对vBIAS中的乱真RF噪声分量的更进一步衰减，因此减小与RF信号混合的水平。
[0043]从泵3的物理大小可显著小于主泵2的大小，因为从泵3的用途是仅驱动包含源极跟随器晶体管58的栅极电容的小负载以便控制由主泵2驱动的经调节输出电压Vreg。也就是说，主泵2驱动Vbias被施加到的大得多的可变负载75或用户应用，而从泵3仅驱动源极跟随器晶体管58的栅极的相对小的电容性负载连同从泵2的高电压晶体管中存在的小水平的PN结泄漏。
[0044]因此，在高电压主/从电荷泵I中，从电荷泵3仅具有极低且固定水平的负载，且是对负载重得多且可变的主从电荷泵2的调节的源。通过设计，对由从电荷泵3产生的参考电压的调节具有极低纹波电压，且因此通过调节由主电荷泵2产生的未调节输出电压Vunreg而产生的经调节电压Vreg也具有极低纹波电压含量。此外，对于标准RF频带内的频率含量，尤其如此。相比之下，现有技术仅使用一个电荷泵来既驱动大的且可变的输出负载又提供其自身的自我调节，且因此不能够在供应到大的且可变的输出负载的经调节输出电压中具有此极低纹波电压含量。
[0045]在一个实施方案中，Vdd可为3伏，且导体6上的未调节输出Mt3x可为3 X VDD X (电压三倍器5的效率)，即，可接近于但小于9伏。跨导放大器12的“GmCl滤波”功能使用未调节输出电压Mt3x来控制源极跟随器晶体管14的栅极电压。放大器10及跨导放大器12的输出一起操作以驱动源极跟随器晶体管14的栅极。放大器10的电压输出在跨导放大器12的输入级中被转换为电流且接着在跨导放大器12的输出上被重新转换回到输入电压的4倍。跨导放大器12的GmCl滤波功能从由主三倍器5产生的未调节电压Mt3x滤除大部分的噪声。将导体16上的所得电压Mt3x_reg调节为针对主迪克森泵30在其可靠性极限内的最大操作效率设计的固定电压。由主迪克森电荷泵30产生的未调节电压Vunreg需要在适当地高于导体60上的经调节电压Vreg的特定范围内以提供适合电压余量。而且，Vreg不应超过由各种相关联集成电路组件的最大容许操作电压强加的最大操作电平。
[0046]从泵3的输出电压Vctl不被调节到固定电压，而是根据控制源极跟随器晶体管58的先前所提及反馈控制环路来调节以便产生经滤波的经调节几乎无纹波的输出电压Vreg，因为Vreg紧密遵循施加到源极跟随器晶体管58的栅极的电压Vctl_fiI。导体60上的所得经调节电压Vreg由电阻性分压器61、62划分以将Vreg的经按比例缩小复制物提供到缓冲放大器65的㈠输入。跨越(举例来说)2.3伏到3.6伏的完整所指定Vdd供应范围，Vreg可为大致30伏。在所述情况中，导体66上的反馈电压Vfback可为如通过电阻器分压器网络61及62产生且通过单位增益缓冲器65缓冲的30Vref =伏的经按比例缩小表示，且将极接近于从泵3的积分器放大器40的参考电压Vref_SH。导体66上的反馈电压Vfback连同开关式电容器电路68、69、70提供极低带宽反馈且需要极少的电流/功率消耗。积分器40的输出Vintg行进到充当GmC2滤波器的跨导放大器38 ( S卩，类似于跨导放大器12而操作)的输入。跨导放大器38的输出通过导体44连接到源极跟随器晶体管46的栅极。从泵3中的源极跟随器晶体管46的源极连接到从迪克森电荷泵50的第一级输入。
[0047]现有技术图2展示可用于实施图1中的主三倍器5及从三倍器36两者的电压三倍器5。电压三倍器5为对用于多级电压升压器电路(包含电压三倍器)的众所周知的基本结构的轻微修改。导体79上的可用供应电压Vdd为到包含N沟道晶体管丽I及ΜΝ0、Ρ沟道晶体管MPO及MP2以及电容器C6及C7的第一升压级的输入。分别经由导体84及85将不重叠时钟信号CLK及其逻辑补数nCLK施加到电容器C6及C7的下部端子。电容器C6的上部端子通过导体81连接到晶体管丽I的源极、晶体管MPO的栅极及晶体管MP2的漏极。电容器C7的上部端子通过导体80连接到晶体管MNO的源极、晶体管MP2的栅极及晶体管MPO的漏极。晶体管丽I及MNO的漏极连接到Vdd输入导体79，且晶体管MPO及MP2的源极连接到导体78，在导体78上产生经升压的电压2 XVdd。存储电容器Cl存储在导体78上维持经升压的电压2XVdd所必需的经周期性补充的电荷。锁存电路90、NOR门88及89以及缓冲器86及87操作以响应于由图1中的时钟信号电路4产生的基本时钟信号OSC而产生不重叠时钟信号CLK及nCLK。电压三倍器5为经启用电路使得即使系统时钟OSC继续也可关断主/从电荷栗I。
[0048]类似地，导体79上的“经升压一次”的电压2XVdd为到电压三倍器5的第二升压级的输入。所述第二升压级包含N沟道晶体管丽3及MN4、P沟道晶体管MP5及MP4以及电容器C3及C4。分别经由导体84及85将不重叠时钟信号CLK及nCLK施加到电容器C3及C4的下部端子。电容器C3的上部端子通过导体82连接到晶体管丽3的源极、晶体管MP5的栅极及晶体管MP4的漏极。电容器C4的上部端子通过导体83连接到晶体管MN4的源极、晶体管MP4的栅极及晶体管MP5的漏极。晶体管丽3及MN4的漏极连接到2 X Vdd导体78，且晶体管MP5及MP4的源极连接到“经升压两次”电压三倍器输出导体6，在输出导体6上产生经升压的电压3XVdd。存储电容器C2存储在电压三倍器输出导体6上维持经升压的电压3XVDD所必需的经周期性补充的电荷。(注意，如果需要，那么可添加额外类似升压级以给电压三倍器输出电压提供额外“VDD电平升压”。)
[0049]二极管连接P沟道晶体管MP3的源极、栅极及体电极连接到电压三倍器5的输出导体6。二极管连接晶体管MP3的漏极连接到电压三倍器5的输入导体79。当电压三倍器5被通电时，二极管连接晶体管MP3操作以在输出导体6上提供等于低于Vdd的一个二极管压降的初始电压，此可有助于将输出导体6上的电压朝向3 X VDD升压。
[0050]作为电压三倍器5的操作的实例，由于导体81上的电压为高而假定晶体管丽I关断且晶体管MNO接通，且还假定nCLK为低而CLK为高。而且，晶体管MPO将关断。由于晶体管MNO接通，因此电容器C7将被充电以将导体80的电压升压到VDD。接着，当nCLK变高且CLK变低时，导体80上的电压将被升压到2XVdd且晶体管MPO将关断。此将致使电容器C7上的电荷被“推送”穿过晶体管MPO以便补充导体78上的2XVdd。当由于导体80上的电压为高而晶体管MNO关断且晶体管MNl接通时，操作为类似的。当CLK为低且nCLK为高时，晶体管MPl将关断且晶体管丽I将接通，因此电容器C6将经充电以将导体81的电压升压到VDD。接着，当CLK变为高电平且nCK变为低电平时，导体81的电压将被升压到2XVDD且MPl将接通。此将致使电容器C6上的电荷被“推送”穿过晶体管MPl以补充导体78上的 2XVdd。
[0051 ] 包含N沟道晶体管丽3及MN4、P沟道晶体管MP5及MP4以及电容器C3及C4的上文所提及第二升压级的操作完全类似于第一升压级的前述操作，只不过到第二升压级的输入为2 X Vdd而非Vdd且其输出为3 X Vdd而非2 X VDD。
[0052]图3展示可用于实施图1中的主迪克森电荷泵30及从迪克森电荷泵50的迪克森电荷泵30。参考图3，导体16上的迪克森电荷泵输入电压Vin可为图1中的Mt3x_reg或St3x_reg。导体16连接到二极管DO的阳极、N沟道晶体管MNO的漏极、二极管Dl的阳极及N沟道晶体管丽5的漏极。晶体管MNO的源极通过导体94连接到二极管DO的阴极、泵电容器CO的一个端子、P沟道晶体管MPO的源极、晶体管丽5的栅极及P沟道晶体管MPlO的栅极。晶体管MN5的源极通过导体95连接到二极管Dl的阴极、泵电容器Cl的一个端子、晶体管MPlO的源极、晶体管MNO的栅极及晶体管MPO的栅极。晶体管MPO及MPlO的漏极连接到导体34，在导体34上可产生图1中的Vunreg或Vctl。泵电容器CO的另一端子连接到nCLK且泵电容器Cl的另一端子连接到CLK，CLK与nCLK异相180度。如先前所提及，施加到两个迪克森电荷泵30及50的时钟信号CLK及nCLK的频率为驱动两个电压三倍器5及36的时钟信号的频率的十六分之一。大频率差的原因归因于以下事实:迪克森电荷泵中存在比电压三倍器中高得多的电压增加，且此在电压三倍器上导致通过使所述电压三倍器以比迪克森电荷泵高的频率操作而持续的重电流负载。可级联适合数目个迪克森电荷泵以产生较高输出电压Vunreg或Vctl。
[0053]作为迪克森电荷泵30的操作的实例，假定nCLK变为低电压电平且CLK变为高电压电平。nCLK的低电平致使晶体管MPlO接通且还致使晶体管丽5关断。CLK到高电平的转变致使存储于电容器Cl上的电荷流动穿过晶体管MP10，借此对导体34上的电压进行充电或“泵激”以驱动耦合到导体34的可变负载75 (图1)。CLK的高电平接通晶体管MNO且关断晶体管ΜΡ0。因此，导体16上的输入电压致使电流流动穿过晶体管MNO以给电容器CO充电。类似地，当CLK变为低电压电平且nCLK变为高电压时，CLK的低电平致使晶体管MPO接通且还致使晶体管MNO关断。nCLK到高电平的转变致使存储于电容器CO上的电荷流动穿过晶体管MPO且借此对导体34上的电压进行充电或泵激以便驱动连接到其的负载。nCLK的高电平接通晶体管丽5且关断晶体管MP10。因此，导体16上的输入电压致使电流流动穿过晶体管丽5以将电容器Cl充电。
[0054]从三倍器产生未调节电压St3x，未调节电压St3x接着经调节以产生St3x_reg作为受控制的经调节电压。通过控制Vreg的值的反馈环路响应于Vfback及参考电压Vref_SH而控制St3x_reg电压电平。Vreg经电阻性地按比例缩小且缓冲以产生Vfback。在开关式电容器积分器放大器40的(_)输入上对Vfback进行取样，开关式电容器积分器放大器40操作以控制从迪克森电荷泵3以便使Vfback与Vref_SH匹配。此导致积分器输出电压Vintg的低带宽。接着使Vintg运行穿过具有固定增益的跨导放大器38的GmC2滤波功能以驱动源极跟随器晶体管46的栅极，以借此产生受控制的经调节电压St3X_reg电压，所述电压耦合到从迪克森电荷泵50的输入及时钟电平移位器49的2输入。
[0055]图1中所展示的主-从电荷泵拓扑将主泵2的输出与从泵3的低得多的噪声输出解耦，从泵3接着用于控制到源极跟随器晶体管58的噪声敏感栅极的输入。此导致RF通信频带中的极低纹波噪声振幅及低乱真噪声含量且还导致Vreg及Vbias对可变负载75中的大变化的极小敏感度。
[0056]图1的主/从电荷泵I通过产生具有极低乱真RF噪声电平及经升压电压的极低负载相依变化的经精确调节的经升压高电压源而提供适合于低功率、低噪声应用的高倍增因数偏置电压产生。
[0057]本发明所涉及领域的技术人员将了解，在所主张发明的范围内，可对所描述的实例性实施例做出修改且此外许多其它实施例为可能的。
【权利要求】
1.一种电荷泵电路,其包括: (a)主电荷泵电路,其包含 1)用于产生第一未调节电压的主电压倍增器电路及用于调节所述第一未调节电压以产生第一经调节电压的相关联第一调节电路，及 2)主泵激电路，其用于对所述第一经调节电压进行升压以产生经升压的未调节电压； (b)从电荷泵电路，其包含 1)用于产生第二未调节电压的从电压倍增器电路及用于调节所述第二未调节电压以产生第二经调节电压的相关联第二调节电路，及 2)从泵激电路，其用于对所述第二经调节电压进行升压以产生经升压控制电压； (c)第三调节电路，其经耦合以响应于所述经升压控制电压而调节所述经升压的未调节电压以产生经升压的经调节低噪声电压；及 (d)反馈电路，其耦合于所述经升压的经调节低噪声电压与所述第二调节电路之间以根据预定参考电压控制对所述经升压控制电压的调节。
2.根据权利要求1所述的电荷泵电路，其中所述主电压倍增器电路包含电压三倍器且所述主泵激电路包含多级迪克森电荷泵。
3.根据权利要求1所述的电荷泵电路，其中所述从电压倍增器电路包含电压三倍器且所述从泵激电路包含多级迪克森电荷泵。
4.根据权利要求1所述的电荷泵电路，其中所述第三调节电路包含N沟道源极跟随器晶体管及耦合到所述源极跟随器晶体管的栅极的第一低通滤波器，所述源极跟随器晶体管的漏极经耦合以接收第一经升压的未调节电压，且所述源极跟随器晶体管的源极经耦合以提供所述经升压的经调节低噪声电压。
5.根据权利要求4所述的电荷泵电路，其包含经耦合以接收所述经升压的经调节低噪声电压并对其进行滤波以产生经升压的经调节低噪声偏置电压的第二低通滤波器。
6.根据权利要求5所述的电荷泵电路，其中所述经升压的经调节低噪声偏置电压耦合到可变负载。
7.根据权利要求1所述的电荷泵电路，其包含接收所述经升压的未调节电压并对来自所述经升压的未调节电压的纹波电压分量及瞬态电压分量进行滤波的电容器。
8.根据权利要求1所述的电荷泵电路， 其中所述第一调节电路包含第一源极跟随器晶体管、第一放大器及第一跨导放大器，所述第一源极跟随器晶体管的漏极耦合到所述第一未调节电压，所述第一源极跟随器晶体管的源极产生所述第一经调节电压，所述第一源极跟随器晶体管的所述源极还耦合到所述第一放大器的输入，所述第一放大器的输出耦合到所述第一跨导放大器的输入，且所述第一跨导放大器的输出耦合到所述第一源极跟随器晶体管的栅极，所述第一跨导放大器经配置以对所述第一未调节电压进行滤波。
9.根据权利要求1所述的电荷泵电路，其中所述第二调节电路包含第二源极跟随器晶体管、第二放大器及第二跨导放大器，所述第二源极跟随器晶体管的漏极耦合到所述第二未调节电压，所述第二源极跟随器晶体管的源极产生所述第二经调节电压，所述第二跨导放大器的输出耦合到所述第二源极跟随器晶体管的栅极，所述第二放大器的输出耦合到所述第二跨导放大器的输入，所述第二放大器的第一输入经耦合以接收所述预定参考电压，所述第二放大器的第二输入耦合到所述反馈电路的输出，所述第二跨导放大器经配置以对所述第二未调节电压进行滤波。
10.根据权利要求9所述的电荷泵电路，其中所述第二放大器被配置为积分放大器。
11.根据权利要求2所述的电荷泵电路，其中所述主电荷泵电路包含时钟电平移位电路，以用于产生时钟信号作为到所述主泵激电路的所述多级迪克森电荷泵的输入，以致使所述时钟信号的振幅跟踪所述第一经调节电压的量值。
12.根据权利要求3所述的电荷泵电路，其中所述从电荷泵电路包含时钟电平移位电路，以用于产生时钟信号作为到所述从泵激电路的所述多级迪克森电荷泵的输入，以致使所述时钟信号的振幅跟踪所述第二经调节电压的量值。
13.根据权利要求1所述的电荷泵电路，其中所述反馈电路包含分压器电路，所述分压器电路耦合于所述经升压的经调节低噪声电压与反馈放大器的输入之间，以致使参考所述预定参考电压来按比例放大所述经升压控制电压。
14.根据权利要求13所述的电荷泵电路，其中所述反馈放大器被配置为单位增益缓冲器。
15.—种用于产生经升压的低噪声参考电压的方法,所述方法包括: (a)借助于主电压倍增器电路产生第一未调节电压，并调节所述第一未调节电压以产生第一经调节电压； (b)借助于主泵激电路对所述第一经调节电压进行升压以产生经升压的未调节电压； (c)借助于从电压倍增器电路产生第二未调节电压，并调节所述第二未调节电压以产生第二经调节电压； (d)借助于从泵激电路对所述第二经调节电压进行升压以产生经升压控制电压； (e)响应于所述经升压控制电压而调节所述经升压的未调节电压以产生经升压的经调节低噪声电压 '及 (f)借助于耦合于所述经升压的经调节低噪声电压与第二调节电路之间的反馈电路而根据预定参考电压控制对所述经升压控制电压的调节。
16.根据权利要求15所述的方法，其包含借助于低通滤波器对所述经升压控制电压进行滤波，并将所述经滤波的经升压控制电压施加到N沟道源极跟随器晶体管的栅极，所述源极跟随器晶体管的漏极经耦合以接收第一经升压的未调节电压，且所述源极跟随器晶体管的源极经耦合以提供所述经升压的经调节低噪声电压。
17.根据权利要求15所述的方法，其包含借助于主电压三倍器电路及主迪克森电荷泵激电路产生所述经升压的未调节电压，并借助于从电压三倍器电路及主迪克森电荷泵激电路产生所述经升压控制电压。
18.根据权利要求16所述的方法，其包含对所述经升压的经调节低噪声电压进行滤波以产生经升压的经调节低噪声偏置电压。
19.根据权利要求15所述的方法，其包含借助于耦合于所述经升压的经调节低噪声电压与反馈放大器的输入之间的分压器电路相对于预定参考电压来按比例放大所述经升压控制电压。
20.一种用于产生经升压的低噪声参考电压的系统，其包括: (a)用于借助于主电压倍增器电路产生第一未调节电压并调节所述第一未调节电压以产生第一经调节电压的构件；(b)用于借助于主泵激电路对所述第一经调节电压进行升压以产生经升压的未调节电压的构件； (c)用于借助于从电压倍增器电路产生第二未调节电压并调节所述第二未调节电压以产生第二经调节电压的构件； (d)用于借助于从泵激电路对所述第二经调节电压进行升压以产生经升压控制电压的构件； (e)响应于所述经升压控制电压而调节所述经升压的未调节电压以产生经升压的经调节低噪声电压的构件 '及 (f)借助于耦合于所述经升压的经调节低噪声电压与第二调节电路之间的反馈电路而根据预定参考电压控制对所述经升压控制电压的调节的构件。
【文档编号】G05F1/10GK103917936SQ201280053905
【公开日】2014年7月9日 申请日期:2012年11月5日 优先权日:2011年11月4日
【发明者】迈克尔·J·谢伊, 瓦迪姆·V·伊万诺夫 申请人:德州仪器公司