射频识别中的限幅电路的制作方法
【专利摘要】本实用新型公开了一种射频识别中的限幅电路，包括：第一NMOS晶体管、第二NMOS晶体管、第七NMOS晶体管～第九NMOS晶体管，第三PMOS晶体管～第六PMOS晶体管，以及第一电阻，第二电容和第三电容。其中，第一NMOS晶体管、第二NMOS晶体管和第三PMOS晶体管～第六PMOS晶体管和第一电阻组成限幅检测电路，第七NMOS晶体管～第九NMOS晶体管，第二电容和第三电容组成限幅泄流电路。电容第二电容和第三电容设置在泄流管第九NMOS晶体管的栅极，对电路稳定性进行补偿，使电路稳定工作。本实用新型能提高限幅电路的稳定性，最大限度保证包络信号的完整性。
【专利说明】射频识别中的限幅电路
【技术领域】
[0001]本实用新型涉及模拟集成电路中的限幅电路领域，特别是涉及一种射频识别中的限幅电路。
【背景技术】
[0002]现有的限幅电路参见图1所示；其中，包括由电感LI，电感L2和电容Cl组成的耦合电路，由NMOS晶体管MlO和Mll以及解调I旲块组成的解调电路。限幅电路由NMOS晶体管Ml，M2，M7?M9，PMOS晶体管M3?M6，以及电阻Rl组成。限幅电路与耦合电路的输出端相连接，并对耦合电路的输出电压进行限幅，以满足解调电路等后续电路的需求。
[0003]在射频识别中，由于射频识别卡片大都是无源的，所以射频识别卡片电路的设计就相当关键和重要。在射频识别中，读卡机发出来的是模拟的正弦波信号，射频识别卡片需要耦合读卡机发出来的波形，并从这个波形中获得稳定的电源电压，供其他电路模块正常工作。同时射频识别卡片也需要将读卡机端的包络信号耦合过来并由解调电路解调出对应的数字信号。
[0004]在传统的限幅电路结构中，当凹槽来临的时候，耦合的能量变小，限幅电路也开始关闭，但是传统限幅电路从关闭到开启的过程很容易导致限幅电路工作不稳定，以至于压制包络信号的形状，或者使得包络信号发生过冲现象，最终导致包络信号形状变形以至于难以解调或解调错误。一旦解调错误，那么整个通讯就失败了。
实用新型内容
[0005]本实用新型要解决的技术问题是提供一种射频识别中的限幅电路，能提高限幅电路的稳定性，最大限度保证包络信号的完整性。
[0006]为解决上述技术问题，本实用新型的射频识别中的限幅电路，包括:第一 NMOS晶体管、第二 NMOS晶体管、第三PMOS晶体管至第六PMOS晶体管和第七NMOS晶体管至第九NMOS晶体管，以及第一电阻；
[0007]第一NMOS晶体管的栅极和漏极以及第七NMOS晶体管的栅极和漏极与耦合电路的一输出端相连接，第二 NMOS晶体管的栅极和漏极以及第八NMOS晶体管的栅极和漏极与耦合电路的另一输出端相连接；第一NMOS晶体管的源极与第二NMOS晶体管的源极相连接，其连接的节点记为端点A ;第七NMOS晶体管的源极与第八NMOS晶体管的源极相连接，其连接的节点记为端点B ；
[0008]第三PMOS晶体管的源极和第六PMOS晶体管的源极与所述端点A相连接，第三PMOS晶体管的栅极和漏极与第六PMOS晶体管的栅极以及第四PMOS晶体管的源极相连接，第四PMOS晶体管的的栅极和漏极与第五PMOS晶体管的源极相连接，第五PMOS晶体管的栅极和漏极接地；第六PMOS晶体管的漏极与第一电阻的一端和第九NMOS晶体管的栅极相连接，其连接的节点记为端点D ;第一电阻的另一端和第九NMOS晶体管的源极接地；第九NMOS晶体管的漏极与所述端点B相连接；其中还包括:第二电容和第三电容；第二电容一端与所述端点B相连接，另一端与所述端点D相连接；第三电容一端与所述端点D相连接，另一端接地；对电路稳定性进行补偿，使电路稳定工作。
[0009]本实用新型在现有限幅电路基础上仅仅在泄流管第九NMOS晶体管的栅极添加了电容第二电容和第三电容进行补偿，采用这种简单有效的方式，当凹槽信号来临时，能够使限幅电路稳定的工作，并且能最大限度的保证包络信号的完整性，这非常有利于解调电路对包络信号的解调。
【专利附图】
【附图说明】
[0010]下面结合附图与【具体实施方式】对本实用新型作进一步详细的说明:
[0011]图1是现有的限幅电路原理图；
[0012]图2是所述射频识别中的限幅电路一实施例原理图。
【具体实施方式】
[0013]参见图2所示，所述射频识别中的限幅电路在图2所示的实施例中由NMOS晶体管Ml、M2、M7?M9，PMOS晶体管M3?M6以及第二电容C2、第三电容C3和电阻Rl组成。其中，NMOS晶体管Ml、M2和PMOS晶体管M3?M6和电阻Rl组成限幅检测电路，NMOS晶体管M7?M9，第二电容C2和第三电容C3组成限幅泄流电路。
[0014]第一 NMOS晶体管Ml的栅极和漏极以及第七NMOS晶体管M7的栅极和漏极与耦合电路中电感L2的一端相连接，第二匪OS晶体管M2的栅极和漏极以及第八NMOS晶体管M8的栅极和漏极与耦合电路中电感L2的另一端相连接；第一 NMOS晶体管Ml的源极与第二NMOS晶体管M2的源极相连接，其连接的节点记为端点A ;第七NMOS晶体管M7的源极与第八NMOS晶体管M8的源极相连接，其连接的节点记为端点B。第三PMOS晶体管M3的源极和第六PMOS晶体管M6的源极与所述端点A相连接，第三PMOS晶体管M3的栅极和漏极与第六PMOS晶体管M6的栅极以及第四PMOS晶体管M4的源极相连接，第四PMOS晶体管M4的栅极和漏极与第五PMOS晶体管M5的源极相连接，第五PMOS晶体管M5的栅极和漏极接地；第六PMOS晶体管M6的漏极与第一电阻Rl的一端和第九NMOS晶体管M9的栅极相连接，其连接的节点记为端点D。第一电阻Rl的另一端和第九NMOS晶体管M9的源极接地；第九NMOS晶体管M9的漏极与所述端点B相连接；其中还包括:第二电容C2和第三电容C3 ;第二电容C2 一端与所述端点B相连接，另一端与所述端点D相连接；第三电容C3 —端与所述端点D相连接，另一端接地。
[0015]限幅检测电路主要目的是用于检测整流后的电压幅度，即A点电压值的大小。当第一 NMOS晶体管Ml的源极与第二 NMOS晶体管M2的源极电压，即A点电压升高并大于第三PMOS晶体管M3、第四PMOS晶体管M4和第五PMOS晶体管M5的阈值电压之和时，限幅检测电路的输出端D点就会输出一个较高的电压开启限幅泄流电路中的泄流管即第九NMOS晶体管M9。泄流管M9开启后就开始泄放多余的电流，就使得B点电压下降，从而保证A点、B点和C点的电压都稳定在一个电压范围内，不损坏后续的电路和晶体管。PMOS晶体管M3?M6和电阻Rl构成了核心限幅检测电路且具有一定的增益，从而保证泄流管M9能稳定有效的控制B点电压，B点电压稳定也就稳定了 A点和C点的电压。限幅检测电路和限幅泄流电路构成了一个环路，设计电路时需要AC (交流)分析保证环路的稳定工作。在不加电容C2和C3，做环路稳定性分析时，环路的相位裕度不够；在做瞬态分析时，如果不加电容C2和C3，那么包络信号就会变差，包络信号的调整深度也变浅，这将直接导致后续解调电路难以检波和解调；另外不加电容C2和C3，还发现在包络信号结束时，会引起过冲，这也影响解调电路的检波和解调。
[0016]第二电容C2的电容值一般在3~IOpF之间，具体需要根据电路稳定性分析结果而定。第三电容C3的电容值一般是第二电容C2电容值的2倍左右，具体值也需要根据电路稳定性分析而定。
[0017]图2中电感LI，电感L2和第一电容Cl组成耦合电路，第一电容Cl并联在电感L2的两端，输入信号IN通过电感LI和电感L2耦合到射频识别卡片端，并与第一电容Cl发生谐振，产生较高的谐振电压；同时将载波信号和包络信号从读卡机端耦合到射频识别卡片端。
[0018]图2中由匪OS晶体管MlO和MlI以及解调模块组成解调电路。第十NMOS晶体管MlO的栅极和漏极与耦合电路中电感L2的一端相连接，第十一NMOS晶体管Mll的栅极和漏极与耦合电路中电感L2的另一端相连接；第十NMOS晶体管MlO的源极与第十一 NMOS晶体管Mll的源极相连接，其连接的节点记为端点C ;解调模块与端点C相连接。解调电路用于对端点C的包络信号进行检波和解调，最后输出数字信号给数字电路。
[0019]虽然本实用新型利用具体的实施例进行说明，但是对实施例的说明并不限制本实用新型的范围。本领域内的熟练技术人员通过参考本实用新型的说明，在不背离本实用新型的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。
【权利要求】
1.一种射频识别中的限幅电路，包括:第一 NMOS晶体管(Ml)、第二 NMOS晶体管(M2)、第三PMOS晶体管至第六PMOS晶体管(M3?M6)和第七NMOS晶体管至第九NMOS晶体管(M7?M9)，以及第一电阻(Rl)； 第一 NMOS晶体管(Ml)的栅极和漏极以及第七NMOS晶体管(M7)的栅极和漏极与耦合电路的一输出端相连接，第二 NMOS晶体管(M2)的栅极和漏极以及第八NMOS晶体管(M8)的栅极和漏极与耦合电路的另一输出端相连接；第一 NMOS晶体管(Ml)的源极与第二 NMOS晶体管(M2)的源极相连接，其连接的节点记为端点A ;第七NMOS晶体管(M7)的源极与第八NMOS晶体管(M8)的源极相连接，其连接的节点记为端点B ;第三PMOS晶体管(M3)的源极和第六PMOS晶体管(M6)的源极与所述端点A相连接，第三PMOS晶体管(M3)的栅极和漏极与第六PMOS晶体管(M6)的栅极以及第四PMOS晶体管(M4)的源极相连接，第四PMOS晶体管(M4)的栅极和漏极与第五PMOS晶体管(M5)的源极相连接，第五PMOS晶体管(M5)的栅极和漏极接地；第六PMOS晶体管(M6)的漏极与第一电阻(Rl)的一端和第九NMOS晶体管(M9)的栅极相连接，其连接的节点记为端点D ;第一电阻(Rl)的另一端和第九NMOS晶体管(M9)的源极接地；第九NMOS晶体管(M9)的漏极与所述端点B相连接； 其特征在于，还包括:第二电容(C2)和第三电容(C3);第二电容(C2) —端与所述端点B相连接，另一端与所述端点D相连接；第三电容(C3) —端与所述端点D相连接，另一端接地；对电路稳定性进行补偿，使电路稳定工作。
2.如权利要求1所述的限幅电路，其特征在于:所述第二电容(C2)的电容值为3?10pF，具体值根据电路稳定性分析结果而定；第三电容(C3)的电容值是第二电容(C2)电容值的2倍，具体值也需要根据电路稳定性分析而定。
【文档编号】G05F1/56GK203588104SQ201320650830
【公开日】2014年5月7日 申请日期:2013年10月21日 优先权日:2013年10月21日
【发明者】傅志军, 马和良 申请人:上海华虹集成电路有限责任公司