一种利用fpga解决voip和cs call不能兼容的方法
【专利摘要】本发明涉及FPGA应用领域，尤其涉及一种利用FPGA解决VOIP和CS?CALL不能兼容的方法，使得移动CPE产品能够同时支持VOIP和CS?CALL。本发明用FPGA的模块化设计思想，在芯片中实现选择电路模块和同步电路模块，使得系统简单易实现，可靠性强。同时用户不需要投片生产，设计周期最短、开发费用最低、风险最小，就能得到合用的芯片，在系统稳定的情况下可直接生产专用的芯片来降低成本。
【专利说明】—种利用FPGA解决VOIP和CS CALL不能兼容的方法
【技术领域】
[0001]本发明涉及FPGA应用领域，尤其涉及一种利用FPGA解决VOIP和CS CALL不能兼容的方法。
【背景技术】
[0002]FPGA，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
[0003]目前市面上针对传统的移动网关CPE产品，语音方案有两种:一种是VOIP(注释
I)方案，简而言之就是将模拟信号(Voice)数字化，以数据封包(Data Packet)的形式在IP网络(IP Network)上做实时传递；一种是CS CALL (注释2)方案，走传统的电路承载域和手机打电话一样。其中，VOIP方案是由DSP处理语音包走的是数据域(PS)，CS CALL是由3G module处理语音包走的是电路承载域(CS)。
[0004]所述VOIP 的简称 Voice over Internet Protocol,就是将模拟信号(Voice)数字化，以数据封包(Data Packet)的形式在IP网络(IP Network)上做实时传递。所述CSCALL的简称Circuit Switch Call,是一种电路交换型连接,在连接建立时分配专用网络资源，在连接释放时释放专用资源，我们常用的语音就是这种服务。
[0005]在3G下，接入网同时连接CS和PS，即核心网分割为CS和PS，一般情况下打电话信号走CS，数据业务信号走PS，不同的数据业务是在实时的基础上竞争带宽的。也就是说，在网络条件差的时候，VoIP产品的语音走PS域延时较大，语音质量也没办法与CS CALL走CS域的质量相比。
[0006]鉴于以上背景，如果能将两种语音方式并存在同一个终端产品中，则可以优势互补，在网络条件差的情况下使用CS CALL，网络条件好的情况下使用V0IP。而目前的移动网关产品很难把两者同时兼容。主要存在两大障碍:
[0007]障碍一:V0IP和CS CALL传输的PCM总线都是独立的，语音芯片作为从芯片，工作时钟要依靠PCLK，因此不能够同时使用这两个PCM传输总线，必须选择其中一个作为语音流通道。
[0008]障碍二:传统的交换电路虽然可以选择PCM总线，同时也会带来信号的失步，没有办法保证信号的可靠性，这也就造成了 CS CALL和VOIP的不兼容。
【发明内容】
[0009]本发明的目的在于提供一种利用FPGA解决VOIP和CS CALL不能兼容的方法，解决了目前CS CALL和VOIP的不兼容、导致在网络条件差的时候，VoIP产品的语音走PS域延时较大，语音质量无法与CS CALL走CS域的质量相比的问题。
[0010]为解决上述问题，本发明所采取的技术方案是:
[0011]一种利用FPGA解决VOIP和CS CALL不能兼容的方法，包括FPGA总控制系统设计、选择电路模块设计和同步电路模块设计三个部分；
[0012]所述FPGA总控制系统设计包括以下步骤:
[0013]步骤一，FPGA总控制系统中使用VHDL语音实现选择电路的PCMl四总线接口分别包含 IN、OUT、CLK、FS 与 VOIP PCM 总线的 0UN、IN、CLK、FS 对接；
[0014]步骤二，FPGA总控制系统中使用VHDL语音实现选择电路的PCM2四总线接口分别包含 IN、OUT、CLK、FS 与 CS CALL PCM 总线的 0UN、IN、CLK、FS 对接；
[0015]步骤三，FPGA总控制系统内部包含选择电路模块，会根据用户层的指令，通过GPIOl和GP102的高低电平变化，完成VOIP和CS CALL之间PCM语音流的选择；
[0016]步骤四，FPGA总控制系统包含同步电路模块，确保PCM语音流选择之后信号的同
止/J/ O
[0017]所述选择电路模块设计包括以下步骤:
[0018]步骤一，选择电路模块实现PCMl和PCM2两对总线，负责与DSPl和DSP2的对接；
[0019]步骤二，选择电路模块根据网络环境收到FPGA总控制系统的指令，控制选择电路决定选择哪路PCM语音流，将对应的PCM四条信号线上的信号接收传送过来，没被选择的则阻断处理；
[0020]步骤三，选择电路模块将选择的PCM语音流传送给同步电路进行后续处理。
[0021]所述同步电路模块设计包括以下步骤:
[0022]步骤一，同步电路模块接收到选择电路传送的PCM语音流，发送到同步电路核心处理区；
[0023]步骤二，同步电路模块通过同步处理机制，具体通过锁相环进行信号的同步，确保PCM语音流不失步；
[0024]步骤三，同步电路模块将同步后的PCM语音流传送给SLIC芯片，实现通话。
[0025]为使本发明起到更好的技术效果:
[0026]利用FPGA的可编程特性，实现了 FPGA总控制系统，其中主要包含选择电路和同步电路两大模块，分别完成了 PCM语音流的实时选择和PCM信号的同步，确保了语音信号的传输。
[0027]采用上述技术方案所产生的有益效果在于:本发明用FPGA的模块化设计思想，在芯片中实现选择电路模块和同步电路模块，使得系统简单易实现，可靠性强。同时用户不需要投片生产，设计周期最短、开发费用最低、风险最小，就能得到合用的芯片，在系统稳定的情况下可直接生产专用的芯片来降低成本。
【专利附图】
【附图说明】
[0028]图1是本发明一种利用FPGA解决VOIP和CS CALL不能兼容的方法一个实施例的结构示意图，包含整个FPGA总控制系统的结构框图。
[0029]图2是FPGA总控制系统根据上层指令对选择电路进行控制的原理图。
[0030]图3是选择电路的基本框图，是本发明一种利用FPGA解决VOIP和CS CALL不能兼容的方法中DSP1、DSP2分别和FPGA总控制系统的连接关系图。
【具体实施方式】[0031]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0032]图1示出了本发明一种利用FPGA解决VOIP和CS CALL不能兼容的方法的一个实施例:一种利用FPGA解决VOIP和CS CALL不能兼容的方法，包括FPGA总控制系统设计、选择电路模块设计和同步电路模块设计三个部分；
[0033]所述FPGA总控制系统设计包括以下步骤:
[0034]步骤一，如图3所示，FPGA总控制系统中使用VHDL语音实现选择电路的PCMl四总线接口分别包含 IN、OUT、CLK, FS 与 VOIP (DSPl) PCM 总线的 0UN、IN、CLK、FS 对接；
[0035]步骤二，如图3所示，FPGA总控制系统中使用VHDL语音实现选择电路的PCM2四总线接口分别包含 IN、OUT、CLK、FS 与 CS CALL (DSP2) PCM 总线的 0UN、IN、CLK、FS 对接；
[0036]步骤三，如图2示，FPGA总控制系统内部包含选择电路模块，会根据用户层的指令，通过GPIOl和GP102的高低电平变化，完成VOIP和CS CALL之间PCM语音流的选择；
[0037]步骤四，FPGA总控制系统包含同步电路模块，确保PCM语音流选择之后信号的同
止/J/ O
[0038]所述选择电路模块设计包括以下步骤:
[0039]步骤一，如图2示，选择电路模块实现PCMl和PCM2两对总线，负责与DSPl和DSP2的对接；
[0040]步骤二，选择电路模块根据网络环境收到FPGA总控制系统的指令，控制选择电路决定选择哪路PCM语音流，将对应的PCM四条信号线上的信号接收传送过来，没被选择的则阻断处理；
[0041]步骤三，选择电路模块将选择的PCM语音流传送给同步电路进行后续处理。
[0042]所述同步电路模块设计包括以下步骤:
[0043]步骤一，同步电路模块接收到选择电路传送的PCM语音流，发送到同步电路核心处理区；
[0044]步骤二，同步电路模块通过同步处理机制，具体通过锁相环进行信号的同步，确保PCM语音流不失步；
[0045]步骤三，同步电路模块将同步后的PCM语音流传送给SLIC芯片，实现通话。
[0046]FPGA总控制系统会根据用户的使用场景，根据具体需求接收到上层发送的指令，然后进行判断处理，再发送指令给选择电路和同步电路进行实施控制。
[0047]其中，选择电路模块主要实现VOIP (DSPI)和CS CALL (DSP2)之间的PCM选择，按照上层软件的场景需求，如果在3G信号覆盖的地方，需要使用VOIP的话，就把DSPl的PCM传输给PCM1，反之，需要使用CS CALL的话，就把DSP2的PCM传输给PCM2。同步电路模块，主要实现PCM上传输信号的同步，由于信号的传输可能存在时延，导致信号的失步，同步电路确保了信号传输的可靠性。其它组成部分，包括SPI控制电路，CPU和3G Module的USBhub通信电路。SPI控制电路负责控制SLIC的初始化以及工作状态的检测，USB hub负责CPU和3G Module的通信，3G Module作为系统的一个设备加载进去。
[0048]选择电路如图2示主要实现了 VOIP (DSPl)和CS CALL (DSP2)之间的选择。利用FPGA的可编程特性，使用VHDL语言进行设计，很容易实现PCM之间的切换。比起传统的交换芯片，性能更加稳定。需要注意的是PCM中的PCM-OUT和PCM-1N，传输方向不一样，传统的方法转换不能实现，利用FPGA的可编程设计可轻易解决。
[0049]由于数字信号在数字电路器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。正是存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，可能导致信号的失步。利用FPGA的同步电路可确保语音信号的同步，确保传输的可靠性。
[0050]本系统兼容了 VOIP和CS CALL可以满足用户的不同需求，弥补了终端网关产品中只能选择一种方式的技术缺陷；
[0051]这种基于FPGA的控制系统，采用模块化设计思想，系统简单易实现，可靠性强；
[0052]选择电路模块负责VOIP (DSPl)和CS CALL (DSP2)的选择，可实时按照场景，上层软件的要求进行切换，实时性强。比起传统的交换芯片，性价比更高，稳定性更强；
[0053]同步电路模块可避免信号的失步，可确保信号的可靠性，使得系统的抗干扰能力强、稳定性强；
[0054]FPGA采用高速CMOS工艺，集成度高，可以替代多至几千块通用IC芯片，极大减小电路的面积，降低功耗，提高可靠性，将多种功能在一个芯片中实现，降低了总成本、复杂度和功耗，同时可以与CMOS、TTL电平兼容；
[0055]采用FPGA设计ASIC电路，用户不需要投片生产，设计周期最短、开发费用最低、风险最小，就能得到合用的芯片，在系统稳定的情况下可直接生产专用的芯片来降低成本。
【权利要求】
1.一种利用FPGA解决VOIP和CS CALL不能兼容的方法，其特征在于:包括FPGA总控制系统设计、选择电路模块设计和同步电路模块设计三个部分； 所述FPGA总控制系统设计包括以下步骤: 步骤一，FPGA总控制系统中使用VHDL语音实现选择电路的PCMl四总线接口分别包含IN、OUT、CLK、FS 与 VOIP PCM 总线的 0UN、IN、CLK、FS 对接； 步骤二，FPGA总控制系统中使用VHDL语音实现选择电路的PCM2四总线接口分别包含IN、OUT、CLK、FS 与 CS CALL PCM 总线的 0UN、IN、CLK、FS 对接； 步骤三，FPGA总控制系统内部包含选择电路模块，会根据用户层的指令，通过GPIOl和GP102的高低电平变化，完成VOIP和CS CALL之间PCM语音流的选择； 步骤四，FPGA总控制系统包含同步电路模块，确保PCM语音流选择之后信号的同步。 所述选择电路模块设计包括以下步骤: 步骤一，选择电路模块实现PCMl和PCM2两对总线，负责与DSPl和DSP2的对接；步骤二，选择电路模块根据网络环境收到FPGA总控制系统的指令，控制选择电路决定选择哪路PCM语音流，将对应的PCM四条信号线上的信号接收传送过来，没被选择的则阻断处理； 步骤三，选择电路模块将选择的PCM语音流传送给同步电路进行后续处理。 所述同步电路模块设计包括以下步骤: 步骤一，同步电路模块接收到选择电路传送的PCM语音流，发送到同步电路核心处理区； 步骤二，同步电路模块通过同步处理机制，具体通过锁相环进行信号的同步，确保PCM语音流不失步； 步骤三，同步电路模块将同步后的PCM语音流传送给SLIC芯片，实现通话。
【文档编号】G05B19/042GK103823399SQ201410093018
【公开日】2014年5月28日 申请日期:2014年3月13日 优先权日:2014年3月13日
【发明者】匡冲, 曹双进, 蒋中 申请人:太仓市同维电子有限公司