一种usb接口及其中的稳压限流电路的制作方法
【专利摘要】本发明提供一种USB接口及其中的稳压限流电路，稳压限流电路包括：第一晶体管和第二晶体管，第二晶体管的第一连接端和控制端分别与第一晶体管的第一连接端和控制端相连，第二晶体管的第二连接端与稳压限流电路的输出端相连；电压反馈单元，其提供反映输出端电压的反馈电压；第一运算放大器，其第一输入端与反馈电压相连，第二输入端与第一基准电压相连，输出端与第一晶体管控制端相连；电流-电压转换单元，其产生与流过第一晶体管的电流成比例的转换电压；第二运算放大器，其第一输入端与转换电压相连，第二输入端与第二基准电压相连，输出端与第一晶体管控制端相连。与现有技术相比，本发明可以对USB接口进行稳压限流保护。
【专利说明】—种USB接口及其中的稳压限流电路
【【技术领域】】
[0001]本发明涉及电路设计领域,特别涉及一种USB (Universal Serial Bus,通用串行总线)接口及其中的稳压限流电路。
【【背景技术】】
[0002]随着USB数据传输技术的日益普及，越来越多的电子设备选择配置USB接口来实现其与外部设备的传输通信。目前，主机系统给USB设备供电都采用直接供电的方式，这种供电方式没有任何的保护和检测功能，由于一般USB接口都有额定的电流输出能力，因此，一旦USB设备出现内部短路等情况，造成USB接口过流，就会造成电子产品的损坏。另外，如果USB设备占用电流过多，也有可能会造成主机系统电压降低，从而影响整个系统的正常工作。
[0003]因此，有必要提供一种改进的技术方案来对USB接口进行保护。
【
【发明内容】
】
[0004]本发明的目的在于提供一种USB接口及其中的稳压限流电路，其可以对USB接口进行保护。
[0005]为了解决上述问题，根据本发明的一个方面，本发明提供一种稳压限流电路，其包括第一晶体管、第二晶体管、第一运算放大器、第二运算放大器、电压反馈单元和电流-电压转换单元。所述第二晶体管的第一连接端和控制端分别与所述第一晶体管的第一连接端和控制端相连，所述第二晶体管的第二连接端与所述稳压限流电路的输出端相连，所述第一晶体管产生与流过所述第二晶体管的电流成比例的镜像电流；所述电压反馈单元提供反映所述输出端电压的反馈电压；所述第一运算放大器的第一输入端与所述反馈电压相连，其第二输入端与第一基准电压相连，其输出端与第一晶体管和第二晶体管的控制端相连；所述电流-电压转换单元用于产生与所述镜像电流成比例的转换电压；所述第二运算放大器的第一输入端与所述转换电压相连，其第二输入端与所述第二基准电压相连，其输出端与第一晶体管和第二晶体管的控制端相连。
[0006]进一步的，所述稳压限流电路还包括等压控制单元，所述等压控制单元用于控制第一晶体管的第二连接端和第二晶体管的第二连接端的电压相等。
[0007]进一步的，所述等压控制单元包括第三晶体管和第三运算放大器，所述第三运算放大器的第一输入端与第一晶体管的第二连接端相连，其第二输入端与第二晶体管的第二连接端相连，其输出端与所述第三晶体管的控制端相连；所述第三晶体管的第一连接端与所述第一晶体管的第二连接端相连，其第二连接端与所述电流-电压转换单元相连。
[0008]进一步的，流经所述第一晶体管的镜像电流与流经所述第二晶体管的电流之比等于所述第一晶体管的几何尺寸与所述第二晶体管的几何尺寸之比。
[0009] 进一步的，所述第一晶体管、第二晶体管和第三晶体管都为PMOS晶体管，所述第一连接端为源极，所述第二连接端为漏极，所述控制端为栅极，所述几何尺寸为沟道宽长比。
[0010]进一步的，所述第一晶体管、第二晶体管和第三晶体管都为PNP型晶体管，
[0011 ] 所述第一连接端为发射极，所述第二连接端为集电极，所述控制端为基极，所述几何尺寸为发射极面积。
[0012]进一步的，所述第一晶体管的第一连接端和第二晶体管的第一连接端都与输入电压相连，所述电压反馈单元包括依次串联于地接点和所述输出端之间的第一分压电阻和第二分压电阻，第一分压电阻和第二分压电阻之间的连接节点输出所述反馈电压；所述电流-电压转换单元包括连接于所述第三晶体管的第二连接端和地节点之间的外置电阻，外置电阻未与地节点相连的一端输出所述转换电压。
[0013]进一步的，所述第二运算放大器基于第二基准电压和转换电压的差值输出第二控制信号控制所述第一晶体管和第二晶体管的控制端，最大输出电流
【权利要求】
1.一种稳压限流电路，其特征在于，其包括第一晶体管、第二晶体管、第一运算放大器、第二运算放大器、电压反馈单元和电流-电压转换单元， 所述第二晶体管的第一连接端和控制端分别与所述第一晶体管的第一连接端和控制端相连，所述第二晶体管的第二连接端与所述稳压限流电路的输出端相连，所述第一晶体管产生与流过所述第二晶体管的电流成比例的镜像电流； 所述电压反馈单元提供反映所述输出端电压的反馈电压； 所述第一运算放大器的第一输入端与所述反馈电压相连，其第二输入端与第一基准电压相连，其输出端与第一晶体管和第二晶体管的控制端相连； 所述电流-电压转换单元用于产生与所述镜像电流成比例的转换电压； 所述第二运算放大器的第一输入端与所述转换电压相连，其第二输入端与所述第二基准电压相连，其输出端与第一晶体管和第二晶体管的控制端相连。
2.根据权利要求1所述的稳压限流电路，其特征在于，其还包括等压控制单元，所述等压控制单元用于控制第一晶体管的第二连接端和第二晶体管的第二连接端的电压相等。
3.根据权利要求2所述的稳压限流电路，其特征在于，所述等压控制单元包括第三晶体管和第三运算放大器， 所述第三运算放大器的第一输入端与第一晶体管的第二连接端相连，其第二输入端与第二晶体管的第二连接端相连，其输出端与所述第三晶体管的控制端相连； 所述第三晶体管的第一连接端与所述第一晶体管的第二连接端相连，其第二连接端与所述电流-电压转换单元相连。
4.根据权利要求3所述的稳压限流电路，其特征在于，流经所述第一晶体管的镜像电流与流经所述第二晶体管的电流之比等于所述第一晶体管的几何尺寸与所述第二晶体管的几何尺寸之比。
5.根据权利要求4所述的稳压限流电路，其特征在于， 所述第一晶体管、第二晶体管和第三晶体管都为PMOS晶体管， 所述第一连接端为源极，所述第二连接端为漏极，所述控制端为栅极， 所述几何尺寸为沟道宽长比。
6.根据权利要求4所述的稳压限流电路，其特征在于， 所述第一晶体管、第二晶体管和第三晶体管都为PNP型晶体管， 所述第一连接端为发射极，所述第二连接端为集电极，所述控制端为基极， 所述几何尺寸为发射极面积。
7.根据权利要求5所述的稳压限流电路，其特征在于， 所述第一晶体管的第一连接端和第二晶体管的第一连接端都与输入电压相连， 所述电压反馈单元包括依次串联于地接点和所述输出端之间的第一分压电阻和第二分压电阻，第一分压电阻和第二分压电阻之间的连接节点输出所述反馈电压； 所述电流-电压转换单元包括连接于所述第三晶体管的第二连接端和地节点之间的外置电阻，外置电阻未与地节点相连的一端输出所述转换电压。
8.根据权利要求7所述的稳压限流电路，其特征在于， 所述第二运算放大器基于第二基准电压和转换电压的差值输出第二控制信号控制所述第一晶体管和第二晶体管的控制端，最大输出电流
9.根据权利要求7所述的稳压限流电路，其特征在于，其还包括状态显示电路，所述状态显示电路包括状态判定模块和LED， 所述状态判定模炔基于所述反馈电压和转换电压判定电路的工作状态并输出相应的驱动信号； 所述LED在不同的驱动信号的驱动下，进行不同的LED显示。
10.根据权利要求9所述的稳压限流电路，其特征在于， 所述状态判定模块预先设置有第一基准电压VREF1、第二基准电压VREF2、第三基准电压VREF3和第四基准电压VREF4，所述LED包括一个或者多个LED灯， 当VFB > VREFl时，所述状态判定模块判定电路处于过压状态；当VFB < VREF3时，所述状态判定模块判定电路处于短路状态或者电压过低状态；当VREF3 < VFB < VREFl时，所述状态判定模块判定电路处于正常工作状态， 当VSET > VREF2时，所述状态判定模块判定电路处于过流状态；当VSET < VREF4时，所述状态判定模块判定电路处于空载状态或者负载较小状态；当VREF4 < VSET < VREF2时，所述状态判定模块判定电路处于正常工作状态， 所述状态判定模块根据判定结果输出相应的驱动信号给LED。
11.一种USB接口，其特征在于，其包括权利要求1-10任一所述的稳压限流电路，所述稳压限流电路的输出端与所述USB接口的供电端相连。
【文档编号】G05F1/56GK104020810SQ201410239652
【公开日】2014年9月3日 申请日期:2014年5月30日 优先权日:2014年5月30日
【发明者】田文博, 王钊, 李展 申请人:无锡中星微电子有限公司