基于FPGA的非正弦交流数字Hilbert移相器的制造方法
【专利摘要】基于FPGA的非正弦交流数字Hilbert移相器。目前市场上缺少非正弦信号90度移相硬件，导致非正弦无功功率测量实时性不够理想，且由于采样同步问题影响测量准确性。一种基于FPGA的非正弦交流数字Hilbert移相器，其组成包括：FPGA实现Hilbert移相器模块（3）、锁相同步时钟模块（2）、模数转换模块（1）、数模转换模块（4），模数转换模块的输出端与FPGA实现Hilbert移相器模块的输入端连接，FPGA实现Hilbert移相器模块的输出端与数模转换器的输入端连接，锁相同步时钟模块分别与所述的模数转换模块、数模转换模块连接，锁相同步时钟模块与FPGA实现Hilbert移相器模块连接。本产品用于非正弦条件下无功功率测量实现。
【专利说明】基于FPGA的非正弦交流数字Hi Ibert移相器
[0001]【技术领域】:
[0002]本实用新型涉及一种基于FPGA的非正弦交流数字Hilbert移相器。应用于非正弦交流无功功率的测量。
[0003]【背景技术】:
[0004]在电力系统中，非线性电气设备的应用日益广泛，致使电网非正弦交流的产生，因此，对电能计量系统产生新的要求。其中无功功率测量是电能计量的重要参数之一。原有基于正弦的无功测量方法难以满足目前的需求。将各次谐波均移相四分之一周期(90度相移)的电压信号与电流信号做乘积，然后在一个周期内取平均值，是业界普遍认同的无功功率测量方法。
[0005]Hilbert变换的幅度特性和90度移相特性，为实现非正弦交流的无功测量提供了保障。目前Hilbert滤波器实现有2类方法，即时域和频域实现方法。时域实现上一般用无限冲激响应(infinite impulse response, IIR)或有限冲激响应(finite impulseresponse, FIR)数字滤波器来逼近，IIR型Hilbert数字滤波器具有较为优越的幅频特性，但相频特性不具有严格线性特性；FIR型Hilbert数字滤波器具有理想的相频特性特性，但幅频特性略有误差；频域实现上一般通过DFT变换实现Hilbert变换，实现信号的移相。应用上，由于Hilbert变换算法的复杂性主要是软件实现，缺少硬件实现，其实时性不理想。本实用新型给出一种基于FPGA非正弦交流数字Hilbert移相器实现电路。
[0006]
【发明内容】
:
[0007]本实用新型的目的是提供一种基于FPGA的非正弦交流数字Hilbert移相器。
[0008]上述的目的通过以下的技术方案实现:
[0009]一种基于FPGA的非正弦交流数字HiIbert移相器，其组成包括:FPGA实现Hilbert移相器模块、锁相同步时钟模块、模数转换模块、数模转换模块，所述的模数转换模块的输出端与FPGA实现Hilbert移相器模块的输入端连接，所述的FPGA实现Hilbert移相器模块的输出端与数模转换器的输入端连接，所述的锁相同步时钟模块分别与所述的模数转换模块、所述的数模转换模块连接，所述的锁相同步时钟模块与FPGA实现Hilbert移相器模块连接。
[0010]所述的基于FPGA的非正弦交流数字HiIbert移相器，所述的FPGA实现HiIbert移相器模块包括数据输入总线接口，所述的数据输入总线接口与多级延时单元连接，所述的多级延时单元与浮点数运算单元连接，所述的浮点数运算单元与输出数据总线接口连接，所述的输出数据总线接口包括浮点数加法器和浮点数乘法器。
[0011]所述的基于FPGA的非正弦交流数字Hilbert移相器，所述的模数转换模块为AD9235芯片，所述的数模转换器为DAC902芯片，所述的FPGA为EP4CE6E22C8芯片，所述的锁相同步时钟模块为⑶4046芯片和⑶4024计数器芯片。
[0012]本实用新型的有益效果:
[0013]1.本实用新型适于非正弦信号各次谐波的90度移相。在电能质量分析仪器中，利用本实用新型易于完成非正弦信号的无功功率测量。
[0014]2.本实用新型利用FIR型Hilbert移相器单位脉冲响应特性，对电路的设计进行约减，即:相对对称点的偶数点响应值为零，所以FPGA电路模块图上每一级的延迟为；相对对称点的奇数点响应值互为相反数，所以在FPGA电路设计中，相对对称点的奇数点位置输入值通过正负求和即可，乘法单元复用，致使FPGA逻辑单元使用降低了 1/4。；
[0015]3.本实用新型设置了锁相同步时钟模块，产生非正弦信号周期整数倍频的时钟信号，控制模数转换模块的信号采集，以及FPGA实现Hilbert移相器模块的工作时序，使得基于FPGA的非正弦交流数字Hilbert移相器的非同步采样导致的误差得到抑制。
[0016]【专利附图】
【附图说明】:
[0017]附图1是本实用新型的整体结构框图。
[0018]附图2是本实用新型FPGA实现Hilbert移相器模块内部结构框图。
[0019]附图3是本实用新型FPGA实现Hi Ibert移相器模块内部电路模型图。
[0020]附图4是本实用新型实施电路图。
[0021]【具体实施方式】:
[0022]实施例1:
[0023]一种基于FPGA的非正弦交流数字HiIbert移相器，其组成包括:FPGA实现Hilbert移相器模块3、锁相同步时钟模块2、模数转换模块1、数模转换模块4，所述的模数转换模块的输出端与FPGA实现Hilbert移相器模块的输入端连接，所述的FPGA实现Hilbert移相器模块的输出端与数模转换器的输入端连接，所述的锁相同步时钟模块分别与所述的模数转换模块、所述的数模转换模块连接，所述的锁相同步时钟模块与FPGA实现Hilbert移相器模块连接。
[0024]实施例2:
[0025]根据实施例1所述的基于FPGA的非正弦交流数字Hilbert移相器，所述的FPGA实现Hilbert移相器模块包括数据输入总线接口 5，所述的数据输入总线接口与多级延时单元6连接，所述的多级延时单元与浮点数运算单元7连接，所述的浮点数运算单元与输出数据总线接口 8连接，所述的输出数据总线接口包括浮点数加法器9和浮点数乘法器10。
[0026]实施例3:
[0027]根据实施例1或2所述的基于FPGA的非正弦交流数字Hilbert移相器，所述的FPGA实现Hilbert移相器模块包括由对称节点延时单元、加减运算、浮点数乘法器构成可复用的浮点数乘法器，使乘法器使用数量相对非复用结构减少一半。
[0028]实施例4:
[0029]根据实施例1或2或3所述的基于FPGA的非正弦交流数字Hilbert移相器，所述的模数转换模块为AD9235芯片，所述的数模转换器为DAC902芯片，所述的FPGA为EP4CE6E22C8芯片，所述的锁相同步时钟模块为⑶4046芯片和⑶4024计数器芯片。
【权利要求】
1.一种基于FPGA的非正弦交流数字Hilbert移相器，其组成包括:FPGA实现Hilbert移相器模块、锁相同步时钟模块、模数转换模块、数模转换模块，其特征是:所述的模数转换模块的输出端与FPGA实现Hi Ibert移相器模块的输入端连接，所述的FPGA实现Hi Ibert移相器模块的输出端与数模转换器的输入端连接，所述的锁相同步时钟模块分别与所述的模数转换模块、所述的数模转换模块连接，所述的锁相同步时钟模块与FPGA实现Hilbert移相器模块连接。
2.根据权利要求1所述的基于FPGA的非正弦交流数字Hilbert移相器，其特征是:所述的FPGA实现Hilbert移相器模块包括数据输入总线接口，所述的数据输入总线接口与多级延时单元连接，所述的多级延时单元与浮点数运算单元连接，所述的浮点数运算单元与输出数据总线接口连接，所述的输出数据总线接口包括浮点数加法器和浮点数乘法器。
3.根据权利要求1或2所述的基于FPGA的非正弦交流数字Hilbert移相器，其特征是:所述的模数转换模块为AD9235芯片，所述的数模转换器为DAC902芯片，所述的FPGA为EP4CE6E22C8芯片，所述的锁相同步时钟模块为⑶4046芯片和⑶4024计数器芯片。
【文档编号】G05B19/042GK204009444SQ201420380131
【公开日】2014年12月10日 申请日期:2014年7月10日 优先权日:2014年7月10日
【发明者】宋立新, 张建广, 王乾, 吴敌, 张新, 陈莉, 展娇娇, 刘莎莎 申请人:哈尔滨理工大学