电流控制电路和芯片的制作方法

本申请涉及集成电路，特别是一种电流控制电路和芯片。

背景技术：

1、基准电压电路和基准电流电路为集成电路内部其他功能模块提供基准电压和基准电流，是集成电路中必不可少的基础电路。相关技术中，基准电流电路主要由基准电压电路、运算放大电路、频率补充电路、电流镜电路以及电阻等组成，基准电流电路的体积较大，且功耗高，而集成电路追求小体积，低成本，低功耗成为一种趋势，因此，如何设计极小面积和极低功耗的基准电流源以满足集成电路的需求成了目前亟待解决的问题。

技术实现思路

1、本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请需要提供一种电流控制电路和芯片。

2、本申请实施方式的电流控制电路，包括电流生成模块、负反馈模块和电流偏置模块；

3、所述电流生成模块分别连接电源输入端和所述负反馈模块，所述电流生成模块用于根据所述电源输入端的电源信号开启所述负反馈模块；

4、所述负反馈模块还连接接地端和第一节点，用于调节所述第一节点的电压；

5、所述电流偏置模块分别连接所述电源输入端、所述第一节点和电源输出端，用于根据所述第一节点的电压和所述电源输入端的电源信号向所述电源输出端输出基准电流。

6、在某些实施方式中，所述电流生成模块包括：

7、第一晶体管，所述第一晶体管的漏极连接所述电源输入端，栅极和源极连接所述负反馈模块。

8、在某些实施方式中，所述第一晶体管为耗尽型n型晶体管。

9、在某些实施方式中，所述负反馈模块包括：

10、第二晶体管，所述第二晶体管的漏极连接所述电流生成模块，源极连接接地端；

11、第三晶体管，所述第三晶体管的漏极连接所述第一节点，源极连接所述第二晶体管的栅极，栅极连接所述第二晶体管的漏极。

12、在某些实施方式中，所述负反馈模块还包括：

13、分压电阻，所述分压电阻分别连接所述第三晶体管的源极和接地端。

14、在某些实施方式中，所述第二晶体管为增强型n型晶体管。

15、在某些实施方式中，所述电流偏置模块包括电流镜单元，所述电流镜用于将所述第一节点的电流镜像至所述电源输出端。

16、在某些实施方式中，所述电流镜单元包括：

17、第四晶体管，所述第四晶体管的漏极连接所述电源输入端，栅极和所述漏极连接所述第一节点；

18、第五晶体管，所述第五晶体管的漏极连接所述电源输入端，栅极连接所述第四晶体管的栅极，源极连接所述电源输出端。

19、在某些实施方式中，所述第四晶体管和所述第五晶体管为p型晶体管。

20、本申请实施的芯片，包括上述任一项所述的电流控制电路。

21、本申请实施方式的电流控制电路和芯片中，通过电流生成模块，负反馈模块和电流偏置模块的设置，电流生成模块能够根据电源输入端的电源信号开启负反馈模块，使得负反馈模块能够调节第一节点的电压，如此，电流偏置模块可以根据第一节点的电压和电源输入端的电源信号向电源输出端输出基准电流，并且，电流控制电路无需额外设置基准电压电路和频率补偿电路等，能够有效降低电流控制电路的面积和功耗，从而满足芯片设计需求。

22、本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

技术特征：

1.一种电流控制电路，其特征在于，包括电流生成模块、负反馈模块和电流偏置模块；

2.根据权利要求1所述的电流控制电路，其特征在于，所述电流生成模块包括：

3.根据权利要求2所述的电流控制电路，其特征在于，所述第一晶体管为耗尽型n型晶体管。

4.根据权利要求1所述的电流控制电路，其特征在于，所述负反馈模块包括：

5.根据权利要求4所述的电流控制电路，其特征在于，所述负反馈模块还包括：

6.根据权利要求4所述的电流控制电路，其特征在于，所述第二晶体管为增强型n型晶体管。

7.根据权利要求1所述的电流控制电路，其特征在于，所述电流偏置模块包括电流镜单元，所述电流镜用于将所述第一节点的电流镜像至所述电源输出端。

8.根据权利要求7所述的电流控制电路，其特征在于，所述电流镜单元包括：

9.根据权利要求8所述的电流控制电路，其特征在于，所述第四晶体管和所述第五晶体管为p型晶体管。

10.一种芯片，其特征在于，包括权利要求1-9任意一项所述的电流控制电路。

技术总结
本申请公开了一种电流控制电路和芯片。电流控制电流包括电流生成模块、负反馈模块和电流偏置模块，电流生成模块分别连接电源输入端和负反馈模块，电流生成模块用于根据电源输入端的电源信号开启负反馈模块，负反馈模块还连接接地端和第一节点，用于调节第一节点的电压，电流偏置模块分别连接电源输入端、第一节点和电源输出端，用于根据第一节点的电压和电源输入端的电源信号向电源输出端输出基准电流，本申请的电流控制电路能够在满足输出基准电流的同时，能够有效地降低自身体积与功耗，从而有利于降低集成电路的体积与功耗。

技术研发人员：朱治鼎,王蒙
受保护的技术使用者：深圳市创芯微微电子有限公司
技术研发日：20221208
技术公布日：2024/1/12